第5章微機(jī)總線

1、Principle of Microcomputer and Interface Techniques微機(jī)原理與接口技術(shù)第第 5 5 章微機(jī)章微機(jī)總線總線5.1 5.1 總線技術(shù)總線技術(shù)5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)5.3 80865.3 8086的總線時(shí)序的總線時(shí)序5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線本本 章章 內(nèi)內(nèi) 容容5.1 5.1 總線技術(shù)總線技術(shù)5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)5.3 80865.3 8086的總線時(shí)序的總線時(shí)序5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序

2、5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線本本 章章 內(nèi)內(nèi) 容容5.1 5.1 總線技術(shù)總線技術(shù)微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)以總線作為信息傳輸?shù)墓餐ǖ酪钥偩€作為信息傳輸?shù)墓餐ǖ揽偩€結(jié)構(gòu)的特點(diǎn)總線結(jié)構(gòu)的特點(diǎn)通過(guò)總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸通過(guò)總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸組態(tài)靈活、易于擴(kuò)展等組態(tài)靈活、易于擴(kuò)展等廣泛應(yīng)用的總線都實(shí)現(xiàn)了廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化，便于標(biāo)準(zhǔn)化，便于在互在互連各個(gè)部件時(shí)遵循共同的總線規(guī)范連各個(gè)部件時(shí)遵循共同的總線規(guī)范5.1.1 5.1.1 總線類(lèi)型總線類(lèi)型 總線連接方法廣泛用于微機(jī)系統(tǒng)的各個(gè)連接層次上總線連接方法廣泛用于微機(jī)系統(tǒng)的各個(gè)連接層次上l芯片總

3、線：芯片總線：大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）l局部總線：局部總線：元件級(jí)總線，一個(gè)單板機(jī)或一個(gè)插件板的板內(nèi)總線，元件級(jí)總線，一個(gè)單板機(jī)或一個(gè)插件板的板內(nèi)總線，用于板上各芯片的連接。用于板上各芯片的連接。一般稱(chēng)為系統(tǒng)總線，又稱(chēng)微機(jī)總線或板級(jí)總線，是主機(jī)一般稱(chēng)為系統(tǒng)總線，又稱(chēng)微機(jī)總線或板級(jí)總線，是主機(jī)板中微處理器、存儲(chǔ)器及板中微處理器、存儲(chǔ)器及I/OI/O接口電路之間，主機(jī)模板與接口電路之間，主機(jī)模板與各種接口模板之間。是微機(jī)中最重要的一種總線各種接口模板之間。是微機(jī)中最重要的一種總線微機(jī)系統(tǒng)之間以及微機(jī)系統(tǒng)與外部設(shè)備之間微機(jī)系統(tǒng)之間以

4、及微機(jī)系統(tǒng)與外部設(shè)備之間微機(jī)總線層次結(jié)構(gòu)微機(jī)總線層次結(jié)構(gòu)I/O接口接口ROM RAMCPU（片內(nèi)片內(nèi)總線總線）主機(jī)板主機(jī)板擴(kuò)充存儲(chǔ)器擴(kuò)充存儲(chǔ)器計(jì)算機(jī)計(jì)算機(jī)通信接口通信接口打印機(jī)打印機(jī)打印機(jī)接口打印機(jī)接口智能儀表智能儀表儀表接口儀表接口局域網(wǎng)絡(luò)局域網(wǎng)絡(luò)網(wǎng)絡(luò)接口網(wǎng)絡(luò)接口5.1.2 5.1.2 總線的數(shù)據(jù)傳輸總線的數(shù)據(jù)傳輸主設(shè)備主設(shè)備(Master)(Master)：控制總線完成數(shù)據(jù)傳輸：控制總線完成數(shù)據(jù)傳輸從設(shè)備從設(shè)備(Slave)(Slave)：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換某一時(shí)刻，只能有一個(gè)主設(shè)備控制總線，某一時(shí)刻，只能有一個(gè)主設(shè)備控制總線，其他設(shè)備此時(shí)可以作為從設(shè)備其他設(shè)備此時(shí)可以作為

5、從設(shè)備某一時(shí)刻，只能有一個(gè)設(shè)備向總線發(fā)送數(shù)據(jù)，某一時(shí)刻，只能有一個(gè)設(shè)備向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)設(shè)備從總線接收數(shù)據(jù)但可以有多個(gè)設(shè)備從總線接收數(shù)據(jù)1. 1. 總線操作總線操作總線請(qǐng)求和仲裁（總線請(qǐng)求和仲裁（Bus request & ArbitrationBus request & Arbitration）使用總線的主模塊提出申請(qǐng)使用總線的主模塊提出申請(qǐng)總線仲裁機(jī)制確定把總線分配給請(qǐng)求模塊總線仲裁機(jī)制確定把總線分配給請(qǐng)求模塊尋址（尋址（AddressingAddressing）主模塊發(fā)出將要訪問(wèn)的從模塊地址信息以及有主模塊發(fā)出將要訪問(wèn)的從模塊地址信息以及有關(guān)命令，啟動(dòng)從模塊關(guān)命

6、令，啟動(dòng)從模塊數(shù)據(jù)傳送（數(shù)據(jù)傳送（Data TransferData Transfer）源模塊發(fā)出數(shù)據(jù)，經(jīng)數(shù)據(jù)總線傳送到目標(biāo)模塊源模塊發(fā)出數(shù)據(jù)，經(jīng)數(shù)據(jù)總線傳送到目標(biāo)模塊結(jié)束（結(jié)束（EndingEnding）數(shù)據(jù)、地址、狀態(tài)、命令信息均從總線上撤除，數(shù)據(jù)、地址、狀態(tài)、命令信息均從總線上撤除，讓出總線讓出總線2. 2. 總線仲裁總線仲裁總線仲裁：決定當(dāng)前控制總線的主設(shè)備總線仲裁：決定當(dāng)前控制總線的主設(shè)備集中仲裁集中仲裁系統(tǒng)有一個(gè)中央系統(tǒng)有一個(gè)中央仲裁器（控制器仲裁器（控制器），負(fù)責(zé)），負(fù)責(zé)主模主模塊的總線請(qǐng)求和分配總線的使用塊的總線請(qǐng)求和分配總線的使用分布仲裁分布仲裁不不需要中央仲裁器需要中央仲裁

7、器各個(gè)各個(gè)主模塊都有自己的仲裁器和唯一的仲裁號(hào)主模塊都有自己的仲裁器和唯一的仲裁號(hào)主模塊請(qǐng)求總線時(shí)，發(fā)送其仲裁號(hào)主模塊請(qǐng)求總線時(shí)，發(fā)送其仲裁號(hào)比較各個(gè)主設(shè)備仲裁號(hào)決定比較各個(gè)主設(shè)備仲裁號(hào)決定3. 3. 同步方式同步方式同步時(shí)序同步時(shí)序總線操作過(guò)程由共用的總線時(shí)鐘信號(hào)控制總線操作過(guò)程由共用的總線時(shí)鐘信號(hào)控制適合速度相當(dāng)?shù)钠骷ミB總線，否則需要準(zhǔn)備適合速度相當(dāng)?shù)钠骷ミB總線，否則需要準(zhǔn)備好信號(hào)讓快速器件等待慢速器件（半同步）好信號(hào)讓快速器件等待慢速器件（半同步）處理器控制的總線時(shí)序采用同步時(shí)序處理器控制的總線時(shí)序采用同步時(shí)序異步時(shí)序異步時(shí)序總線操作需要握手聯(lián)絡(luò)（應(yīng)答）信號(hào)控制總線操作需要握手聯(lián)絡(luò)（

8、應(yīng)答）信號(hào)控制傳輸?shù)拈_(kāi)始伴隨有啟動(dòng)（選通或讀寫(xiě)）信號(hào)傳輸?shù)拈_(kāi)始伴隨有啟動(dòng)（選通或讀寫(xiě)）信號(hào)傳輸?shù)慕Y(jié)束有一個(gè)確認(rèn)信號(hào)，進(jìn)行應(yīng)答傳輸?shù)慕Y(jié)束有一個(gè)確認(rèn)信號(hào)，進(jìn)行應(yīng)答操作周期可變、可以混合慢速和快速器件操作周期可變、可以混合慢速和快速器件4. 4. 傳輸類(lèi)型傳輸類(lèi)型讀數(shù)據(jù)傳送讀數(shù)據(jù)傳送：數(shù)據(jù)由從設(shè)備到主設(shè)備：數(shù)據(jù)由從設(shè)備到主設(shè)備寫(xiě)數(shù)據(jù)傳送寫(xiě)數(shù)據(jù)傳送：數(shù)據(jù)由主設(shè)備到從設(shè)備：數(shù)據(jù)由主設(shè)備到從設(shè)備猝發(fā)傳送猝發(fā)傳送（數(shù)據(jù)塊傳送）（數(shù)據(jù)塊傳送）給出起始地址，將固定塊長(zhǎng)的數(shù)據(jù)一個(gè)接一個(gè)給出起始地址，將固定塊長(zhǎng)的數(shù)據(jù)一個(gè)接一個(gè)地從相鄰地址讀出或?qū)懭氲貜南噜彽刂纷x出或?qū)懭雽?xiě)后讀寫(xiě)后讀（Read-After-Write

9、Read-After-Write）先寫(xiě)后讀同一個(gè)地址單元，適用于校驗(yàn)先寫(xiě)后讀同一個(gè)地址單元，適用于校驗(yàn)讀修改寫(xiě)讀修改寫(xiě)（Read-Modify-WriteRead-Modify-Write）先讀后寫(xiě)同一個(gè)地址單元，適用共享數(shù)據(jù)保護(hù)先讀后寫(xiě)同一個(gè)地址單元，適用共享數(shù)據(jù)保護(hù)廣播廣播（BroadcastBroadcast）一個(gè)主設(shè)備對(duì)多個(gè)從設(shè)備的寫(xiě)入操作一個(gè)主設(shè)備對(duì)多個(gè)從設(shè)備的寫(xiě)入操作5. 5. 性能指標(biāo)性能指標(biāo)總線寬度總線寬度總線能夠同時(shí)傳送的數(shù)據(jù)位數(shù)總線能夠同時(shí)傳送的數(shù)據(jù)位數(shù)位數(shù)越多，一次能夠傳送的數(shù)據(jù)量越大位數(shù)越多，一次能夠傳送的數(shù)據(jù)量越大總線頻率總線頻率總線信號(hào)的時(shí)鐘頻率總線信號(hào)的時(shí)鐘頻率時(shí)

10、鐘頻率越高，工作速度越快時(shí)鐘頻率越高，工作速度越快總線帶寬（總線帶寬（BandwidthBandwidth）單位時(shí)間傳輸?shù)臄?shù)據(jù)量單位時(shí)間傳輸?shù)臄?shù)據(jù)量總線帶寬越大，總線性能越高總線帶寬越大，總線性能越高總線帶寬總線帶寬總線帶寬總線傳輸速率吞吐率總線帶寬總線傳輸速率吞吐率總線帶寬傳輸?shù)臄?shù)據(jù)量總線帶寬傳輸?shù)臄?shù)據(jù)量需要的時(shí)間需要的時(shí)間常用單位常用單位每秒兆字節(jié)（每秒兆字節(jié)（MB/sMB/s）每秒兆位（每秒兆位（Mb/sMb/s）或每秒位（）或每秒位（bpsbps）5MHz5MHz的的80868086微處理器微處理器1616（4 40.20.21010-6-6）bpsbps202010106 6 bps

11、 bps2.5 MB/S2.5 MB/S66MHz66MHz的的PentiumPentium，基本非流水線總線周期，基本非流水線總線周期64642 2666610106 6 bps bps264 MB/S264 MB/S66MHz66MHz的的PentiumPentium，2-1-1-12-1-1-1猝發(fā)讀周期猝發(fā)讀周期32325 5666610106 6 B/S B/S422.4 MB/S422.4 MB/S舉例5.1.3 5.1.3 總線信號(hào)和時(shí)序總線信號(hào)和時(shí)序地址總線地址總線主控模塊（如處理器）的主控模塊（如處理器）的地址總線都是輸出的地址總線都是輸出的從模塊（如存儲(chǔ)器或從模塊（如存儲(chǔ)器

12、或I/OI/O端口）的端口）的地址總線都是地址總線都是輸入的輸入的數(shù)據(jù)總線數(shù)據(jù)總線雙向傳輸，在主從模塊間傳送、交換數(shù)據(jù)信息雙向傳輸，在主從模塊間傳送、交換數(shù)據(jù)信息控制總線控制總線有輸出也有輸入信號(hào)有輸出也有輸入信號(hào)基本功能是控制存儲(chǔ)器及基本功能是控制存儲(chǔ)器及I/OI/O讀寫(xiě)操作讀寫(xiě)操作還包括中斷與還包括中斷與DMADMA控制、總線仲裁、數(shù)據(jù)傳輸握控制、總線仲裁、數(shù)據(jù)傳輸握手聯(lián)絡(luò)等手聯(lián)絡(luò)等1. 1. 引腳信號(hào)引腳信號(hào)信號(hào)的功能信號(hào)的功能用英文單詞或英文縮寫(xiě)表示引腳名稱(chēng)用英文單詞或英文縮寫(xiě)表示引腳名稱(chēng)信號(hào)的流向信號(hào)的流向處理器輸出到外部，從外部輸入到處理器內(nèi)部處理器輸出到外部，從外部輸入到處理器內(nèi)

13、部有效方式有效方式低電平、高電平有效，上升沿、下降沿有效低電平、高電平有效，上升沿、下降沿有效高電平和低電平都有效高電平和低電平都有效三態(tài)能力三態(tài)能力高阻狀態(tài)放棄對(duì)引腳的控制高阻狀態(tài)放棄對(duì)引腳的控制其他設(shè)備控制該引腳其他設(shè)備控制該引腳引腳信號(hào)的功能示意引腳信號(hào)的功能示意2. 2. 總線時(shí)序總線時(shí)序總線時(shí)序（總線時(shí)序（TimingTiming）描述總線信號(hào)隨時(shí)間變化的規(guī)律以及總線信號(hào)描述總線信號(hào)隨時(shí)間變化的規(guī)律以及總線信號(hào)間的相互關(guān)系間的相互關(guān)系采用時(shí)序圖形象化地表現(xiàn)時(shí)序采用時(shí)序圖形象化地表現(xiàn)時(shí)序指令周期指令周期一條指令從取指、譯碼到最終執(zhí)行完成的過(guò)程一條指令從取指、譯碼到最終執(zhí)行完成的過(guò)程總線

14、周期或機(jī)器周期總線周期或機(jī)器周期伴隨有數(shù)據(jù)交換的總線操作伴隨有數(shù)據(jù)交換的總線操作T T狀態(tài)狀態(tài)處理器的基本工作節(jié)拍，對(duì)應(yīng)時(shí)鐘周期處理器的基本工作節(jié)拍，對(duì)應(yīng)時(shí)鐘周期5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)8086/8088 CPU8086/8088 CPU共有共有4040個(gè)引腳。由于個(gè)引腳。由于80888088的的外部數(shù)據(jù)總線為外部數(shù)據(jù)總線為8 8位，而位，而80868086為為1616位，因此，位，因此，二者的外部引腳功能并不完全相同。二者的外部引腳功能并不完全相同。5.1 5.1 總線技術(shù)總線技術(shù)5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)5.3 80865.3 8086

15、的總線時(shí)序的總線時(shí)序5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線本本 章章 內(nèi)內(nèi) 容容5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)12345678910111213141516171819204039383736353433323130292827262524232221 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCAD15A16 / S3A17 / S4A18 / S5A19 / S6BHE*/S7MN

16、 / MX*RD*RQ0*/ GT0* (HOLD *)RQ1* /GT1* (HLDA *)LOCK * (WR *)S2* (M / IO * )S1* (DT / R * )S0 * (DEN * )ALEINTATEST*READYRESET808680868086的引腳圖的引腳圖5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)12345678910111213141516171819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1

17、 AD0 NMI INTR CLK GNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SS0* (HIGH)MN / MX*RD*HOLD (RQ)*/ GT0*)HLDA (RQ1* /GT1*)WR* (LOCK*)M / IO ( S2* )DT / R* ( S1* )DEN ( S0 )ALEINTATEST*READYRESET808880888088的引腳圖的引腳圖5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)分類(lèi)學(xué)習(xí)這分類(lèi)學(xué)習(xí)這4040個(gè)引腳（總線）信號(hào)個(gè)引腳（總線）信號(hào)1.1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳2.2. 讀寫(xiě)控制引腳讀寫(xiě)控制引

18、腳3.3. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳4.4. 總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳5.5. 其它引腳其它引腳5.2.1 5.2.1 地址地址/ /數(shù)據(jù)引腳數(shù)據(jù)引腳AD15AD15AD0AD0（Address/DataAddress/Data）地址地址/ /數(shù)據(jù)數(shù)據(jù)分時(shí)復(fù)用引腳，共分時(shí)復(fù)用引腳，共1616個(gè)引腳個(gè)引腳單向輸出地址總線，雙向數(shù)據(jù)總線，三態(tài)輸出單向輸出地址總線，雙向數(shù)據(jù)總線，三態(tài)輸出A19/S6A19/S6A16/S3A16/S3（Address/StatusAddress/Status）地址地址/ /狀態(tài)狀態(tài)分時(shí)復(fù)用引腳，分時(shí)復(fù)用引腳，4 4個(gè)三態(tài)輸出信號(hào)個(gè)三態(tài)輸出信號(hào)

19、輸出高輸出高4 4位地址、狀態(tài)信號(hào)位地址、狀態(tài)信號(hào)BHEBHE* */S7/S7（Byte High Enable/StatusByte High Enable/Status）高字節(jié)允許高字節(jié)允許/ /狀態(tài)狀態(tài)分時(shí)復(fù)用引腳，三態(tài)輸出信號(hào)分時(shí)復(fù)用引腳，三態(tài)輸出信號(hào)輸出低有效表示傳送高字節(jié)數(shù)據(jù)，狀態(tài)信號(hào)輸出低有效表示傳送高字節(jié)數(shù)據(jù)，狀態(tài)信號(hào)總線復(fù)用：同一引腳在不同時(shí)刻具有不同功能總線復(fù)用：同一引腳在不同時(shí)刻具有不同功能5.2.1 5.2.1 地址地址/ /數(shù)據(jù)引腳數(shù)據(jù)引腳由于微機(jī)連接外設(shè)的能力有限以及由于微機(jī)連接外設(shè)的能力有限以及I/OI/O地址空間不地址空間不需要很大需要很大，所以，所以8086

20、8086處理器在尋址外設(shè)時(shí)只使用處理器在尋址外設(shè)時(shí)只使用了了2020位物理地址的低位物理地址的低1616位，即位，即A15-A0.A15-A0.如果仍然按照每個(gè)如果仍然按照每個(gè)I/OI/O地址對(duì)應(yīng)一個(gè)字節(jié)數(shù)據(jù)，那地址對(duì)應(yīng)一個(gè)字節(jié)數(shù)據(jù)，那么么1616位位I/OI/O地址總線具有地址總線具有64K64K個(gè)個(gè)8 8位端口位端口如果將以偶數(shù)地址開(kāi)始的連續(xù)兩個(gè)如果將以偶數(shù)地址開(kāi)始的連續(xù)兩個(gè)I/OI/O地址作為一地址作為一個(gè)個(gè)1616位位I/OI/O端口，則端口，則1616位位I/OI/O地址總線具有地址總線具有32K32K個(gè)個(gè)1616位端口。位端口。5.2.2 5.2.2 讀寫(xiě)控制信號(hào)讀寫(xiě)控制信號(hào)808

21、8086 6的兩種組態(tài)模式的兩種組態(tài)模式 8088/80868088/8086具有兩種組態(tài)，構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)具有兩種組態(tài)，構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)，如系統(tǒng)中只有一個(gè)構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)，如系統(tǒng)中只有一個(gè)808680868088086 6本身提供所有的系統(tǒng)總線信號(hào)本身提供所有的系統(tǒng)總線信號(hào)構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如與數(shù)值協(xié)處理器構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如與數(shù)值協(xié)處理器80878087一起構(gòu)成系統(tǒng)時(shí)一起構(gòu)成系統(tǒng)時(shí)此時(shí)，此時(shí)，8088086 6和總線控制器和總線控制器82888288共同形成系統(tǒng)總線信號(hào)共同形成系統(tǒng)總線信號(hào)最小工作模式下硬件邏輯圖最小工作模式下硬件

22、邏輯圖地地5V讀寫(xiě)控讀寫(xiě)控制制讀寫(xiě)讀寫(xiě)控制控制讀寫(xiě)讀寫(xiě)控制控制CSH奇地址存奇地址存儲(chǔ)體儲(chǔ)體8284時(shí)鐘時(shí)鐘發(fā)生器發(fā)生器/RESRDYCBD7 D0D15 D8DBCSL偶地址存偶地址存儲(chǔ)體儲(chǔ)體CSI/O接口接口ABA0A1 A19BHE STB OE8282鎖存器鎖存器8086CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收發(fā)器收發(fā)器D15D0最大工作模式下硬件邏輯圖最大工作模式下硬件邏輯圖地地地地讀寫(xiě)讀寫(xiě)控制控制讀寫(xiě)讀寫(xiě)控制控制讀寫(xiě)讀寫(xiě)控制控制CSI/O接口接口 STB OE82

23、82鎖存器鎖存器TOE8286TOE 8286 收發(fā)器收發(fā)器8284時(shí)鐘時(shí)鐘發(fā)生器發(fā)生器RESETREADYA1 A19A0BHEABD7 D0D15 D8DBCBD15D0CSH奇地址奇地址存儲(chǔ)體存儲(chǔ)體CSL偶地址偶地址存儲(chǔ)體存儲(chǔ)體8288S0 INTAS1 MRDCS2 MWTCDEN IORCDT/R IOWC ALE8086CPUS0S1S2MN/MX CLK READY RESET BHE A19-A16 AD15-AD01. 1. 基本讀寫(xiě)引腳基本讀寫(xiě)引腳ALEALE（Address Latch EnableAddress Latch Enable）地址鎖存允許地址鎖存允許，三態(tài)、

24、輸出、高電平有效，三態(tài)、輸出、高電平有效有效時(shí)，表示復(fù)用引腳正在傳送地址信號(hào)有效時(shí)，表示復(fù)用引腳正在傳送地址信號(hào)M/IOM/IO* *（Memory/Input and OutputMemory/Input and Output）訪問(wèn)存儲(chǔ)器或者訪問(wèn)存儲(chǔ)器或者I/OI/O，三態(tài)、輸出、高低電平均有效，三態(tài)、輸出、高低電平均有效高電平（高電平（M M），表示處理器訪問(wèn)存儲(chǔ)器），表示處理器訪問(wèn)存儲(chǔ)器低電平時(shí)（低電平時(shí)（IOIO* *），表示處理器訪問(wèn)），表示處理器訪問(wèn)I/OI/O端口端口WRWR* *（WriteWrite）寫(xiě)控制寫(xiě)控制，三態(tài)、輸出、低電平有效，三態(tài)、輸出、低電平有效有效時(shí)，表示處理

25、器正將數(shù)據(jù)寫(xiě)到存儲(chǔ)單元或有效時(shí)，表示處理器正將數(shù)據(jù)寫(xiě)到存儲(chǔ)單元或I/OI/O端口端口RDRD* *（ReadRead）讀控制讀控制，三態(tài)、輸出、低電平有效，三態(tài)、輸出、低電平有效有效時(shí)，表示處理器正從存儲(chǔ)單元或有效時(shí)，表示處理器正從存儲(chǔ)單元或I/OI/O端口讀取數(shù)據(jù)端口讀取數(shù)據(jù)2. 2. 基本總線操作基本總線操作存儲(chǔ)器讀存儲(chǔ)器讀（Memory ReadMemory Read）處理器從存儲(chǔ)器讀取代碼或讀取操作數(shù)處理器從存儲(chǔ)器讀取代碼或讀取操作數(shù)每條指令執(zhí)行前都需從主存取指每條指令執(zhí)行前都需從主存取指以存儲(chǔ)單元為源操作數(shù)的指令在執(zhí)行時(shí)以存儲(chǔ)單元為源操作數(shù)的指令在執(zhí)行時(shí)存儲(chǔ)器寫(xiě)存儲(chǔ)器寫(xiě)（Memory

26、 WriteMemory Write）處理器向存儲(chǔ)器寫(xiě)入操作數(shù)處理器向存儲(chǔ)器寫(xiě)入操作數(shù)以存儲(chǔ)單元為目的操作數(shù)的指令在執(zhí)行時(shí)以存儲(chǔ)單元為目的操作數(shù)的指令在執(zhí)行時(shí)I/OI/O讀讀（Input/Output ReadInput/Output Read）處理器從外設(shè)讀取操作數(shù)處理器從外設(shè)讀取操作數(shù)只有執(zhí)行輸入指令只有執(zhí)行輸入指令I(lǐng)NIN時(shí)才有時(shí)才有I/OI/O寫(xiě)寫(xiě)（Input/Output WriteInput/Output Write）處理器向外設(shè)寫(xiě)出操作數(shù)處理器向外設(shè)寫(xiě)出操作數(shù)只有執(zhí)行輸出指令只有執(zhí)行輸出指令OUTOUT時(shí)才有時(shí)才有讀寫(xiě)控制信號(hào)的組合讀寫(xiě)控制信號(hào)的組合M/IO*、WR*和和RD*是

27、最基本的控制信號(hào)是最基本的控制信號(hào)組合組合后，控制后，控制4種基本的總線周期種基本的總線周期總線周期總線周期M/IO*WR*RD*存儲(chǔ)器讀存儲(chǔ)器讀 MEMRMEMR* *高高高高低低存儲(chǔ)器寫(xiě)存儲(chǔ)器寫(xiě) MEMWMEMW* *高高低低高高I/OI/O讀讀 IORIOR* *低低高高低低I/OI/O寫(xiě)寫(xiě) IOWIOW* *低低低低高高3. 3. 同步操作引腳同步操作引腳同步操作同步操作讀寫(xiě)讀寫(xiě)操作需要操作需要保證保證存儲(chǔ)器或外設(shè)存儲(chǔ)器或外設(shè)與與處理器處理器速度速度一致，否則一致，否則，慢速的，慢速的I/OI/O或存儲(chǔ)器發(fā)出一個(gè)或存儲(chǔ)器發(fā)出一個(gè)信號(hào)，信號(hào)，讓讓快速的處理器等待快速的處理器等待READY

28、-READY-就緒就緒( (準(zhǔn)備好準(zhǔn)備好) )是一個(gè)輸入給處理器的是一個(gè)輸入給處理器的信號(hào)信號(hào)，高電平有效表示，高電平有效表示可以進(jìn)行數(shù)據(jù)讀寫(xiě)可以進(jìn)行數(shù)據(jù)讀寫(xiě)所以，存儲(chǔ)器或所以，存儲(chǔ)器或I/OI/O端口可利用端口可利用該信號(hào)該信號(hào)無(wú)效來(lái)請(qǐng)無(wú)效來(lái)請(qǐng)求求處理器等待處理器等待數(shù)據(jù)的到達(dá)數(shù)據(jù)的到達(dá)處理器在進(jìn)行讀寫(xiě)前檢測(cè)處理器在進(jìn)行讀寫(xiě)前檢測(cè)READYREADY引腳引腳5.2.3 5.2.3 其他控制信號(hào)其他控制信號(hào)處理器必定具有處理器必定具有地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線基本讀寫(xiě)控制信號(hào)基本讀寫(xiě)控制信號(hào)還有還有中斷請(qǐng)求和響應(yīng)信號(hào)中斷請(qǐng)求和響應(yīng)信號(hào)總線請(qǐng)求和響應(yīng)信號(hào)總線請(qǐng)求和響應(yīng)信號(hào)時(shí)鐘信號(hào)、復(fù)位信號(hào)

29、時(shí)鐘信號(hào)、復(fù)位信號(hào)電源電源VccVcc地線地線GNDGND1. 1. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳INTRINTR（Interrupt RequestInterrupt Request）可屏蔽中斷請(qǐng)求可屏蔽中斷請(qǐng)求，高電平有效的輸入信號(hào)，高電平有效的輸入信號(hào)有效時(shí)，表示中斷請(qǐng)求設(shè)備向處理器申請(qǐng)可屏蔽中斷有效時(shí)，表示中斷請(qǐng)求設(shè)備向處理器申請(qǐng)可屏蔽中斷中斷中斷IFIF標(biāo)志對(duì)該中斷請(qǐng)求進(jìn)行屏蔽標(biāo)志對(duì)該中斷請(qǐng)求進(jìn)行屏蔽主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù)主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù)INTAINTA* *（Interrupt AcknowledgeInterrupt Acknowledge）

30、可屏蔽中斷響應(yīng)可屏蔽中斷響應(yīng)，低電平有效的輸出信號(hào)，低電平有效的輸出信號(hào)有效時(shí)，表示來(lái)自有效時(shí)，表示來(lái)自INTRINTR引腳的中斷請(qǐng)求已被處理器響應(yīng)引腳的中斷請(qǐng)求已被處理器響應(yīng)NMINMI（Non-Maskable InterruptNon-Maskable Interrupt）不可屏蔽中斷請(qǐng)求不可屏蔽中斷請(qǐng)求，上升沿有效的輸入信號(hào)，上升沿有效的輸入信號(hào)有效時(shí)，表示外界向有效時(shí)，表示外界向CPUCPU申請(qǐng)不可屏蔽中斷申請(qǐng)不可屏蔽中斷中斷級(jí)別高于可屏蔽中斷請(qǐng)求中斷級(jí)別高于可屏蔽中斷請(qǐng)求INTRINTR常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服務(wù)常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服務(wù)2. 2

31、. 總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳HOLDHOLD總線請(qǐng)求總線請(qǐng)求，高電平有效的輸入信號(hào)，高電平有效的輸入信號(hào)有效時(shí)，表示其他總線主控設(shè)備申請(qǐng)使用總線有效時(shí)，表示其他總線主控設(shè)備申請(qǐng)使用總線HLDAHLDA（HOLD AcknowledgeHOLD Acknowledge）總線響應(yīng)總線響應(yīng)，高電平有效的輸出信號(hào)，高電平有效的輸出信號(hào)有效時(shí)，表示處理器已響應(yīng)總線請(qǐng)求有效時(shí)，表示處理器已響應(yīng)總線請(qǐng)求CPUCPU進(jìn)行總線進(jìn)行總線釋放釋放：處理器的地址總線：處理器的地址總線、數(shù)據(jù)總、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻狀狀態(tài)，使總線請(qǐng)求設(shè)備可以順利接

32、管和使用總線。態(tài)，使總線請(qǐng)求設(shè)備可以順利接管和使用總線。3. 3. 其他引腳其他引腳RESETRESET復(fù)位復(fù)位，高電平有效的輸入信號(hào)，高電平有效的輸入信號(hào)有效時(shí)，將迫使處理器回到其初始狀態(tài)有效時(shí)，將迫使處理器回到其初始狀態(tài)80868086復(fù)位后，寄存器復(fù)位后，寄存器CSCSFFFFHFFFFH，IPIP0000H0000HCLKCLK（ClockClock）時(shí)鐘時(shí)鐘輸入，頻率穩(wěn)定的數(shù)字信號(hào)輸入，頻率穩(wěn)定的數(shù)字信號(hào)處理器的基本操作節(jié)拍處理器的基本操作節(jié)拍頻率的倒數(shù)是時(shí)鐘周期的時(shí)間長(zhǎng)度頻率的倒數(shù)是時(shí)鐘周期的時(shí)間長(zhǎng)度5.1 5.1 總線技術(shù)總線技術(shù)5.2 80865.2 8086的引腳信號(hào)的引腳信

33、號(hào)5.3 80865.3 8086的總線時(shí)序的總線時(shí)序5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線本本 章章 內(nèi)內(nèi) 容容5.3 80865.3 8086的總線時(shí)序的總線時(shí)序處理器以統(tǒng)一的時(shí)鐘信號(hào)為基準(zhǔn)，控制其他處理器以統(tǒng)一的時(shí)鐘信號(hào)為基準(zhǔn)，控制其他信號(hào)跟隨時(shí)鐘相應(yīng)改變，實(shí)現(xiàn)總線操作信號(hào)跟隨時(shí)鐘相應(yīng)改變，實(shí)現(xiàn)總線操作80868086處理器的基本總線周期由處理器的基本總線周期由4 4個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期構(gòu)成，分別使用構(gòu)成，分別使用T1T1、T2T2、T3T3、T4T4表述。表述。每個(gè)每個(gè)時(shí)鐘周期時(shí)鐘周期，80868086將進(jìn)行不同的具體操作、將進(jìn)

34、行不同的具體操作、處于處于不同的操作狀態(tài)（不同的操作狀態(tài)（StateState）4 4個(gè)基本總線周期個(gè)基本總線周期讀總線周期：存儲(chǔ)器讀和讀總線周期：存儲(chǔ)器讀和I/OI/O讀讀寫(xiě)總線周期：存儲(chǔ)器寫(xiě)和寫(xiě)總線周期：存儲(chǔ)器寫(xiě)和I/OI/O寫(xiě)寫(xiě)T4T3T2T1ALECLKA19/S6 A16/S3AD15 AD0A7 A0輸出數(shù)據(jù)輸出數(shù)據(jù)地址輸出地址輸出S6 S3狀態(tài)輸出狀態(tài)輸出WR*或或RD*IO/M*一個(gè)總線周期一個(gè)總線周期5.3.1 5.3.1 寫(xiě)總線周期寫(xiě)總線周期寫(xiě)總線周期用來(lái)完成寫(xiě)總線周期用來(lái)完成對(duì)存儲(chǔ)器或?qū)Υ鎯?chǔ)器或I/OI/O的的一次寫(xiě)操作一次寫(xiě)操作T1T1狀態(tài)狀態(tài)輸出輸出2020位存儲(chǔ)器地

35、址位存儲(chǔ)器地址A19A19A0A0M/IOM/IO* *輸出高電平，表示存儲(chǔ)器操作輸出高電平，表示存儲(chǔ)器操作或者或者M(jìn)/IOM/IO* *輸出低電平，表示輸出低電平，表示I/OI/O操作操作ALEALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2T2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)WRWR* *和數(shù)據(jù)和數(shù)據(jù)D15D15D0D0T3T3狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成T4T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送示例：示例：寫(xiě)內(nèi)存：寫(xiě)內(nèi)存：MOVMOV memmem, , AL/AX AL/AX寫(xiě)外設(shè)：寫(xiě)外設(shè)：OUTOUT DX/i8DX/i8, , A

36、L/AXAL/AX寫(xiě)總線周期時(shí)序等待狀態(tài)等待狀態(tài)在微機(jī)系統(tǒng)中，處理器在微機(jī)系統(tǒng)中，處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲(chǔ)器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲(chǔ)器和和I/OI/O端口。當(dāng)存儲(chǔ)器或端口。當(dāng)存儲(chǔ)器或I/OI/O端口不能按基本的總端口不能按基本的總線周期進(jìn)行數(shù)據(jù)交換時(shí)，需要控制線周期進(jìn)行數(shù)據(jù)交換時(shí)，需要控制READYREADY信號(hào)為低信號(hào)為低有效，有效，80868086處理器在處理器在T3T3前沿發(fā)現(xiàn)后，將不會(huì)進(jìn)入前沿發(fā)現(xiàn)后，將不會(huì)進(jìn)入T4T4狀態(tài)狀態(tài)控制控制READYREADY信號(hào)為低無(wú)效，不進(jìn)入信號(hào)為低無(wú)效，不進(jìn)入T4T4狀態(tài)，插入等待狀狀態(tài)，插入等待狀態(tài)態(tài)TwTwTwTw狀態(tài)的引腳狀態(tài)的引腳信號(hào)延續(xù)信號(hào)延續(xù)

37、T3T3時(shí)的時(shí)的狀態(tài)，并保持不變狀態(tài)，并保持不變一個(gè)一個(gè)TwTw狀態(tài)的長(zhǎng)度是一個(gè)時(shí)鐘周期狀態(tài)的長(zhǎng)度是一個(gè)時(shí)鐘周期在在TwTw的前沿，繼續(xù)對(duì)的前沿，繼續(xù)對(duì)READYREADY進(jìn)行測(cè)試進(jìn)行測(cè)試無(wú)效繼續(xù)插入無(wú)效繼續(xù)插入TwTw；有效時(shí)轉(zhuǎn)入；有效時(shí)轉(zhuǎn)入T4T4狀態(tài)狀態(tài)具有一個(gè)Tw的存儲(chǔ)器寫(xiě)總線周期時(shí)序5.3.2 5.3.2 讀總線周期讀總線周期讀總線周期用來(lái)完成讀總線周期用來(lái)完成對(duì)存儲(chǔ)器或?qū)Υ鎯?chǔ)器或I/OI/O的的一次讀操作一次讀操作T1T1狀態(tài)狀態(tài)輸出輸出2020位存儲(chǔ)器地址位存儲(chǔ)器地址A19A19A0A0M/IOM/IO* *輸出高電平，表示存儲(chǔ)器操作輸出高電平，表示存儲(chǔ)器操作或者或者M(jìn)/IOM/

38、IO* *輸出低電平，表示輸出低電平，表示I/OI/O操作操作ALEALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2T2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)RDRD* *，存儲(chǔ)器或，存儲(chǔ)器或I/OI/O端口發(fā)送數(shù)據(jù)端口發(fā)送數(shù)據(jù)T3T3狀態(tài)和狀態(tài)和TwTw狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成T4T4狀態(tài)狀態(tài)獲取數(shù)據(jù)，完成傳送獲取數(shù)據(jù)，完成傳送MOV reg, memIN AL/AX/EAX, DX/i8讀總線周期時(shí)序讀總線周期時(shí)序5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序IA-32IA-32處理器具有多代、多款處理器產(chǎn)品處理器具有多代、多款

39、處理器產(chǎn)品80386DX80386DX封裝在一個(gè)封裝在一個(gè)132132引腳芯片引腳芯片80486DX80486DX是一個(gè)是一個(gè)168168引腳的芯片引腳的芯片PentiumPentium具有具有237237個(gè)引腳個(gè)引腳Pentium ProPentium Pro有有387387個(gè)引腳個(gè)引腳20002000年的年的Pentium 4Pentium 4更是達(dá)到了更是達(dá)到了423423個(gè)個(gè)引腳，而引腳，而現(xiàn)在的酷?，F(xiàn)在的酷睿i7i7則為則為L(zhǎng)GA 1150處理器的主要引腳處理器的主要引腳數(shù)據(jù)總線、地址總線數(shù)據(jù)總線、地址總線和讀寫(xiě)控制總線和讀寫(xiě)控制總線幾乎相同幾乎相同后續(xù)后續(xù)Pentium產(chǎn)品的引腳不

40、直接面向用戶產(chǎn)品的引腳不直接面向用戶5.4.1 5.4.1 引腳定義引腳定義PentiumPentium采用采用237237引腳的引腳的PGAPGA封裝封裝主要是主要是168168個(gè)引腳個(gè)引腳數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)地址信號(hào)地址信號(hào)讀寫(xiě)控制信號(hào)讀寫(xiě)控制信號(hào)其他引腳為數(shù)不少其他引腳為數(shù)不少電源正電源正VccVcc、電源負(fù)、電源負(fù)VssVss（地線）（地線）未連接使用未連接使用NCNC等引腳等引腳 1. 1. 數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)D63D63D0D0（DataData）6464位雙向數(shù)據(jù)信號(hào)位雙向數(shù)據(jù)信號(hào)，通過(guò)存儲(chǔ)總線與主存連接，通過(guò)存儲(chǔ)總線與主存連接外部設(shè)備外部設(shè)備采用采用3232位數(shù)據(jù)信號(hào)位數(shù)據(jù)信號(hào)DP7

41、DP7DP0DP0（Data ParityData Parity）8 8個(gè)偶校驗(yàn)位信號(hào)個(gè)偶校驗(yàn)位信號(hào)數(shù)據(jù)信號(hào)每數(shù)據(jù)信號(hào)每8 8位（位（1 1個(gè)字節(jié)）有一個(gè)偶校驗(yàn)位個(gè)字節(jié)）有一個(gè)偶校驗(yàn)位寫(xiě)數(shù)據(jù)時(shí)，處理器生成偶校驗(yàn)位輸出寫(xiě)數(shù)據(jù)時(shí)，處理器生成偶校驗(yàn)位輸出讀數(shù)據(jù)時(shí)，處理器檢查是否符合偶校驗(yàn)讀數(shù)據(jù)時(shí)，處理器檢查是否符合偶校驗(yàn)校驗(yàn)錯(cuò)，校驗(yàn)檢測(cè)校驗(yàn)錯(cuò)，校驗(yàn)檢測(cè)PCHKPCHK* *低有效低有效不配置校驗(yàn)位不配置校驗(yàn)位, ,使校驗(yàn)允許使校驗(yàn)允許PENPEN* *高無(wú)效高無(wú)效無(wú)分時(shí)復(fù)用無(wú)分時(shí)復(fù)用2. 2. 地址信號(hào)地址信號(hào)A31A31A3A3（AddressAddress）高高2929位位地址地址信號(hào)，低信號(hào)，

42、低3 3位地址信號(hào)位地址信號(hào)A2A0A2A0由字節(jié)由字節(jié)允許信號(hào)產(chǎn)生允許信號(hào)產(chǎn)生BE7BE7* *BE0BE0* *（Bank EnableBank Enable）8 8個(gè)個(gè)字節(jié)允許信號(hào)字節(jié)允許信號(hào)，譯碼產(chǎn)生，譯碼產(chǎn)生A0A0A2A2用于表示讀寫(xiě)字節(jié)、字、雙字或用于表示讀寫(xiě)字節(jié)、字、雙字或4 4字?jǐn)?shù)據(jù)字?jǐn)?shù)據(jù)APAP（Address ParityAddress Parity）地址輸出時(shí)，產(chǎn)生偶校驗(yàn)位地址輸出時(shí)，產(chǎn)生偶校驗(yàn)位APCHKAPCHK* *（Address Parity CheckAddress Parity Check）地址輸入時(shí)，出現(xiàn)校驗(yàn)錯(cuò)，輸出有效地址輸入時(shí)，出現(xiàn)校驗(yàn)錯(cuò)，輸出有效2

43、. 2. 地址信號(hào)地址信號(hào)BE7BE7* *BE0BE0* *（Bank EnableBank Enable）8 8個(gè)個(gè)字節(jié)允許信號(hào)字節(jié)允許信號(hào)，譯碼產(chǎn)生，譯碼產(chǎn)生A0A0A2A2用于表示讀寫(xiě)字節(jié)、字、雙字或用于表示讀寫(xiě)字節(jié)、字、雙字或4 4字?jǐn)?shù)字?jǐn)?shù)據(jù)據(jù)BE0BE0BE1BE1BE2BE2BE3BE3BE4BE4BE5BE5BE6BE6BE7BE70111111110111111110111111110111111110111111110111111110111111110A2A2A1A1A0A0000001010011100101110111D0-D7D56-D633. 3. 讀寫(xiě)控制信號(hào)讀

44、寫(xiě)控制信號(hào)ADSADS* *（Address Data StrobeAddress Data Strobe）地址數(shù)據(jù)選通信號(hào)地址數(shù)據(jù)選通信號(hào)。低有效，指示總線周期開(kāi)始。低有效，指示總線周期開(kāi)始M/IOM/IO* *（Memory/Input OutputMemory/Input Output）存儲(chǔ)器或存儲(chǔ)器或I/OI/O操作信號(hào)操作信號(hào)D/CD/C* *（Data/ControlData/Control）數(shù)據(jù)或控制信號(hào)數(shù)據(jù)或控制信號(hào)為高，數(shù)據(jù)存?。粸榈妥x取代碼、中斷響應(yīng)等為高，數(shù)據(jù)存?。粸榈妥x取代碼、中斷響應(yīng)等W/RW/R* *（Write/ReadWrite/Read）寫(xiě)或讀信號(hào)寫(xiě)或讀信號(hào)。

45、寫(xiě)入為高，讀取為低。寫(xiě)入為高，讀取為低BRDYBRDY* *（Burst ReadyBurst Ready）猝發(fā)猝發(fā)準(zhǔn)備好準(zhǔn)備好輸入信號(hào)輸入信號(hào)用于在總線周期中插入等待狀態(tài)用于在總線周期中插入等待狀態(tài)5.4.2 5.4.2 總線周期總線周期80868086分時(shí)復(fù)用地址總線和數(shù)據(jù)總線，需要先分時(shí)復(fù)用地址總線和數(shù)據(jù)總線，需要先傳送地址后傳送數(shù)據(jù)，一個(gè)總線周期需要傳送地址后傳送數(shù)據(jù)，一個(gè)總線周期需要4 4個(gè)時(shí)鐘周期。個(gè)時(shí)鐘周期。8028680286及以后的及以后的80 x8680 x86處理器將地址總線和數(shù)處理器將地址總線和數(shù)據(jù)總線分開(kāi)，地址放置于地址總線、數(shù)據(jù)放據(jù)總線分開(kāi)，地址放置于地址總線、數(shù)據(jù)

46、放置于數(shù)據(jù)總線，這樣可以加快傳輸速率。置于數(shù)據(jù)總線，這樣可以加快傳輸速率。5.4.2 5.4.2 總線周期總線周期PentiumPentium的基本的基本非流水線總線周期非流水線總線周期由由2 2個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期T1T1和和T2T2組成組成T1T1周期：發(fā)出地址信號(hào)、控制信號(hào)等周期：發(fā)出地址信號(hào)、控制信號(hào)等T2T2周期：進(jìn)行數(shù)據(jù)傳送周期：進(jìn)行數(shù)據(jù)傳送PentiumPentium還支持猝發(fā)還支持猝發(fā)傳送總線周期傳送總線周期能夠更加快速地讀取存儲(chǔ)器中的數(shù)據(jù)或代碼。能夠更加快速地讀取存儲(chǔ)器中的數(shù)據(jù)或代碼。猝發(fā)傳送是從猝發(fā)傳送是從連續(xù)的存儲(chǔ)單元中獲取數(shù)據(jù)連續(xù)的存儲(chǔ)單元中獲取數(shù)據(jù)在在T1T1周期提供

47、首個(gè)單元的周期提供首個(gè)單元的地址，接著地址，接著4 4個(gè)個(gè)T2T2周期周期讀取讀取4 4個(gè)個(gè)6464位數(shù)據(jù)位數(shù)據(jù)2-1-1-12-1-1-1猝發(fā)傳送：猝發(fā)傳送：5 5個(gè)時(shí)鐘個(gè)時(shí)鐘3232字節(jié)數(shù)據(jù)傳輸字節(jié)數(shù)據(jù)傳輸Pentium的總線周期Pentium的總線周期5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線隨著微機(jī)的廣泛應(yīng)用，各種隨著微機(jī)的廣泛應(yīng)用，各種內(nèi)、外總線內(nèi)、外總線標(biāo)準(zhǔn)標(biāo)準(zhǔn)層出不窮層出不窮S-100S-100總線總線第一個(gè)標(biāo)準(zhǔn)化的微機(jī)總線第一個(gè)標(biāo)準(zhǔn)化的微機(jī)總線美國(guó)美國(guó)MITSMITS公司于公司于19751975年提出年提出使用使用100100根信號(hào)線，后成為根信號(hào)線，后成為IEEE 696IEE

48、E 696總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)STDSTD總線總線美國(guó)美國(guó)Pro-logPro-log公司于公司于19781978年推出年推出面向工業(yè)控制領(lǐng)域的總線標(biāo)準(zhǔn)面向工業(yè)控制領(lǐng)域的總線標(biāo)準(zhǔn)19871987年年STDSTD被確定為被確定為IEEE 961IEEE 961標(biāo)準(zhǔn)標(biāo)準(zhǔn)5.5.1 PC5.5.1 PC機(jī)總線的發(fā)展機(jī)總線的發(fā)展1616位位PCPC機(jī)：?jiǎn)慰偩€結(jié)構(gòu)機(jī)：?jiǎn)慰偩€結(jié)構(gòu)IBM PCIBM PC機(jī)和機(jī)和IBM PC/XTIBM PC/XT機(jī)的機(jī)的IBM PCIBM PC總線總線IBM PC/XTIBM PC/XT機(jī)的機(jī)的IBM ATIBM AT總線，即總線，即ISAISA總線總線早期早期3232位位P

49、CPC機(jī)機(jī)推出了與推出了與MCAMCA總線競(jìng)爭(zhēng)的總線競(jìng)爭(zhēng)的EISAEISA總線（擴(kuò)展總線（擴(kuò)展 ISAISA總線）總線）3232位局部總線位局部總線VESAVESA當(dāng)前當(dāng)前3232位位PCPC機(jī)：多總線結(jié)構(gòu)機(jī)：多總線結(jié)構(gòu)存儲(chǔ)總線存儲(chǔ)總線系統(tǒng)總線：外設(shè)部件互連系統(tǒng)總線：外設(shè)部件互連PCIPCI、PCI-XPCI-X顯示總線：圖形加速接口顯示總線：圖形加速接口AGPAGP、PCI-EPCI-E外設(shè)接口：鍵盤(pán)接口、鼠標(biāo)接口、并行打印機(jī)接口、串外設(shè)接口：鍵盤(pán)接口、鼠標(biāo)接口、并行打印機(jī)接口、串行通信接口，通用串行接口行通信接口，通用串行接口USBUSB，IEEE 1394IEEE 1394接口接口ISA

50、總線總線PC總線總線USB總線總線 PC PC機(jī)上的總線機(jī)上的總線5.5.2 ISA5.5.2 ISA總線總線1616位系統(tǒng)總線，用于位系統(tǒng)總線，用于IBM PC/ATIBM PC/AT及其兼容機(jī)及其兼容機(jī)由前由前6262引腳（引腳（A A和和B B面）和后面）和后3636引腳（引腳（C C和和D D接接面）兩個(gè)插槽組成：面）兩個(gè)插槽組成：1.1.IBM PCIBM PC機(jī)和機(jī)和IBM PC/XTIBM PC/XT機(jī)的機(jī)的IBM PCIBM PC總線總線前前6262個(gè)信號(hào)，其中個(gè)信號(hào)，其中8 8位數(shù)據(jù)總線、位數(shù)據(jù)總線、2020位地址總線位地址總線時(shí)鐘頻率時(shí)鐘頻率4.77MHz4.77MHz，4

51、 4個(gè)時(shí)鐘周期傳送個(gè)時(shí)鐘周期傳送8 8位數(shù)據(jù)位數(shù)據(jù)2.2.IBM ATIBM AT機(jī)增加部分機(jī)增加部分后后3636個(gè)信號(hào)，個(gè)信號(hào)，1616位數(shù)據(jù)引腳和位數(shù)據(jù)引腳和2424位地址引腳位地址引腳8MHz8MHz總線頻率，總線頻率，2 2個(gè)時(shí)鐘周期傳送個(gè)時(shí)鐘周期傳送1616位數(shù)據(jù)位數(shù)據(jù)1. 1. 數(shù)據(jù)和地址線數(shù)據(jù)和地址線SD15SD15SD0SD0：1616位雙向數(shù)據(jù)信號(hào)線位雙向數(shù)據(jù)信號(hào)線SBHESBHE：高字節(jié)：高字節(jié)允許信號(hào)。允許信號(hào)。當(dāng)其為低電平時(shí)，表示數(shù)據(jù)總線正傳送高字節(jié)當(dāng)其為低電平時(shí)，表示數(shù)據(jù)總線正傳送高字節(jié)SD15-SD8SD15-SD8SA19SA19SA0SA0：低：低2020位經(jīng)過(guò)

52、鎖存輸出的地址位經(jīng)過(guò)鎖存輸出的地址線線I/OI/O操作只使用低操作只使用低1616位位LA23LA23LA17LA17：高：高7 7位可鎖存地址信號(hào)位可鎖存地址信號(hào)線線與系統(tǒng)總線與系統(tǒng)總線AS19-SA0AS19-SA0，一起提供，一起提供2424位地址位地址16位數(shù)據(jù)位數(shù)據(jù)總線支持總線支持16位和位和8位設(shè)備位設(shè)備24位地址總線尋址位地址總線尋址16MB主存空間主存空間2. 2. 讀寫(xiě)控制線讀寫(xiě)控制線BALEBALE：緩沖地址鎖存：緩沖地址鎖存允許允許(Buffered ALE)(Buffered ALE)指示指示CPUCPU總線周期總線周期, ,其下降沿可以用于鎖存地址其下降沿可以用于鎖存

53、地址IORIOR* *，IOWIOW* *：I/OI/O讀和讀和I/OI/O寫(xiě)信號(hào)寫(xiě)信號(hào)MEMRMEMR* *，SMEMRSMEMR* *：存儲(chǔ)器讀：存儲(chǔ)器讀MEMWMEMW* *，SMEMWSMEMW* *：存儲(chǔ)器寫(xiě)：存儲(chǔ)器寫(xiě)MEMCS16MEMCS16* *：當(dāng)前數(shù)據(jù)傳送是：當(dāng)前數(shù)據(jù)傳送是1616位存儲(chǔ)器總線周期位存儲(chǔ)器總線周期IOCS16IOCS16* *：當(dāng)前的數(shù)據(jù)傳輸是：當(dāng)前的數(shù)據(jù)傳輸是1616位位I/OI/O總線周期總線周期I/O CH RDYI/O CH RDY：I/OI/O通道準(zhǔn)備好輸入信號(hào)通道準(zhǔn)備好輸入信號(hào)0WS0WS* *：零等待狀態(tài)（：零等待狀態(tài)（Zero Wait St

54、ateZero Wait State）3. 3. 中斷請(qǐng)求線中斷請(qǐng)求線IRQ3IRQ3IRQ7IRQ7，IRQ9IRQ9IRQ12IRQ12，IRQ14IRQ14，IRQ15IRQ15可屏蔽中斷請(qǐng)求可屏蔽中斷請(qǐng)求信號(hào)信號(hào)優(yōu)先級(jí)從高到低順序?yàn)椋簝?yōu)先級(jí)從高到低順序?yàn)椋篒RQ9IRQ9IRQ12IRQ12，IRQ14IRQ14，IRQ15IRQ15，IRQ3IRQ3IRQ7IRQ71616位位PCPC機(jī)的可屏蔽中斷由兩個(gè)機(jī)的可屏蔽中斷由兩個(gè)8259A8259A終端控終端控制器管理制器管理，共有共有1616個(gè)請(qǐng)求引腳個(gè)請(qǐng)求引腳IRQ0IRQ0和和IRQ1IRQ1用于系統(tǒng)主機(jī)板的時(shí)鐘和鍵盤(pán)中斷用于系統(tǒng)主

55、機(jī)板的時(shí)鐘和鍵盤(pán)中斷IRQ2IRQ2用于兩個(gè)中斷控制器連接用于兩個(gè)中斷控制器連接IRQ8IRQ8用于實(shí)時(shí)時(shí)鐘用于實(shí)時(shí)時(shí)鐘IRQ13IRQ13連接數(shù)值協(xié)處理器連接數(shù)值協(xié)處理器其余引向系統(tǒng)總線，有些已分配給系統(tǒng)外設(shè)其余引向系統(tǒng)總線，有些已分配給系統(tǒng)外設(shè)4. DMA4. DMA傳送控制線傳送控制線ISAISA總線支持總線支持DMADMA操作操作當(dāng)進(jìn)行當(dāng)進(jìn)行DMADMA操作時(shí)，原來(lái)由處理器控制的讀操作時(shí)，原來(lái)由處理器控制的讀寫(xiě)控制信號(hào)由系統(tǒng)板上的寫(xiě)控制信號(hào)由系統(tǒng)板上的DMADMA控制器驅(qū)動(dòng)，控制器驅(qū)動(dòng)，地址總線也是由其輸出存儲(chǔ)器地址地址總線也是由其輸出存儲(chǔ)器地址從從I/OI/O端口讀出的數(shù)據(jù)將寫(xiě)到那里

56、或者從那端口讀出的數(shù)據(jù)將寫(xiě)到那里或者從那里讀出的數(shù)據(jù)輸出給里讀出的數(shù)據(jù)輸出給I/OI/O端口端口4. DMA4. DMA傳送控制線傳送控制線AENAEN：地址允許：地址允許，高有效輸出信號(hào)，高有效輸出信號(hào)它由它由DMADMA控制器發(fā)出，高有效說(shuō)明此時(shí)正由控制器發(fā)出，高有效說(shuō)明此時(shí)正由DMADMA控制器控制系統(tǒng)總線進(jìn)行控制器控制系統(tǒng)總線進(jìn)行DMADMA傳送。傳送。DRQ0DRQ0DRQ3DRQ3，DRQ5DRQ5DRQ7DRQ7：DMADMA請(qǐng)求請(qǐng)求DACK0DACK0* *DACK3DACK3* *, ,DACK5DACK5* *DACK7DACK7* *：DMADMA響響應(yīng)應(yīng)T/CT/C：計(jì)

57、數(shù)結(jié)束信號(hào)，表示：計(jì)數(shù)結(jié)束信號(hào)，表示DMADMA傳送結(jié)束傳送結(jié)束MASTERMASTER* *：主設(shè)備，低有效輸入信號(hào)主設(shè)備，低有效輸入信號(hào)1616位位PCPC機(jī)的共有機(jī)的共有8 8個(gè)個(gè)DMADMA通道通道DRQ0DRQ0DRQ3DRQ3用于用于8 8位位DMADMA傳送傳送DRQ5DRQ5DRQ7DRQ7用于用于1616位位DMADMA傳送傳送DRQ4DRQ4已經(jīng)用于連接兩個(gè)已經(jīng)用于連接兩個(gè)DMADMA控制器控制器5. 5. 其他信號(hào)線其他信號(hào)線RESET DRVRESET DRV：復(fù)位驅(qū)動(dòng)：復(fù)位驅(qū)動(dòng)信號(hào)，輸出，高有效信號(hào)，輸出，高有效系統(tǒng)輸出的復(fù)位信號(hào)，表示系統(tǒng)正處于復(fù)位狀態(tài)，而不系統(tǒng)輸出

58、的復(fù)位信號(hào)，表示系統(tǒng)正處于復(fù)位狀態(tài)，而不是要求系統(tǒng)復(fù)位的輸入信號(hào)是要求系統(tǒng)復(fù)位的輸入信號(hào)REFRESHREFRESH* *：刷新，表示系統(tǒng)正在進(jìn)行刷新，表示系統(tǒng)正在進(jìn)行DRAMDRAM刷新刷新I/OCH CKI/OCH CK* *：I/OI/O通道校驗(yàn)通道校驗(yàn)OSCOSC：晶振頻率脈沖：晶振頻率脈沖輸出輸出14.31818MHz14.31818MHz的主振頻率信號(hào)的主振頻率信號(hào)CLKCLK：系統(tǒng)時(shí)鐘：系統(tǒng)時(shí)鐘IBM PCIBM PC總線輸出總線輸出4.77MHz4.77MHzIBM ATIBM AT總線采用總線采用6 6，8 8，1010或或12MHz12MHz3232位位PCPC機(jī)的時(shí)鐘頻率

59、是機(jī)的時(shí)鐘頻率是8.33MHz8.33MHz5V5V、5V5V、12V12V、12V12V：電源：電源GNDGND：地線：地線5.5.3 PCI5.5.3 PCI總線總線IntelIntel公司提出，公司提出，PCIPCI聯(lián)盟聯(lián)盟SIGSIG支持支持與處理器無(wú)關(guān)與處理器無(wú)關(guān)集中式總線仲裁、支持多處理器系統(tǒng)集中式總線仲裁、支持多處理器系統(tǒng)通過(guò)橋電路兼容通過(guò)橋電路兼容ISA/EISAISA/EISA總線總線具有即插即用的自動(dòng)配置能力等具有即插即用的自動(dòng)配置能力等共共9494個(gè)引腳個(gè)引腳PCI 1.0PCI 1.0版：版：3232位數(shù)據(jù)總線、位數(shù)據(jù)總線、33MHz33MHz時(shí)鐘頻率時(shí)鐘頻率PCI 2

60、.0PCI 2.0版：版：6464位數(shù)據(jù)總線、位數(shù)據(jù)總線、33MHz33MHz時(shí)鐘頻率時(shí)鐘頻率PCI 2.1PCI 2.1版：版：6464位數(shù)據(jù)總線、位數(shù)據(jù)總線、66MHz66MHz時(shí)鐘頻率時(shí)鐘頻率1. PCI1. PCI總線信號(hào)總線信號(hào)地址和數(shù)據(jù)引腳地址和數(shù)據(jù)引腳AD31:0AD31:0，AD63:32AD63:32：6464位地址和數(shù)據(jù)復(fù)用信號(hào)位地址和數(shù)據(jù)復(fù)用信號(hào)C/BE3:0#C/BE3:0#，C/BE7:4#C/BE7:4#：命令和字節(jié)有效復(fù)用信號(hào)：命令和字節(jié)有效復(fù)用信號(hào)PARPAR，PAR64PAR64：奇偶校驗(yàn)信號(hào)：奇偶校驗(yàn)信號(hào)接口控制引腳接口控制引腳FRAME#FRAME#：幀信號(hào)，表示總線周期