基于VHDL的智力競賽搶答器 完全設(shè)計(jì)

1、1 引 言當(dāng)今的社會競爭日益激烈，選拔人才，評選優(yōu)勝，知識競賽之類的活動愈加頻繁，那么也就必然離不開搶答器。而現(xiàn)在的搶答器有著數(shù)字化，智能化的方向發(fā)展，這就必然提高了搶答器的成本。鑒于現(xiàn)在小規(guī)模的知識競賽越來越多，操作簡單，經(jīng)濟(jì)實(shí)用的小型搶答器必將大有市場。本搶答器通過十分巧妙的設(shè)計(jì)僅用兩塊數(shù)字芯片便實(shí)現(xiàn)了數(shù)顯搶答的功能，與其他搶答器電路相比較有分辨時間極短、結(jié)構(gòu)清晰，成本低、制作方便等優(yōu)點(diǎn)，并且還有防作弊功能。因此，我們制作了這款簡易搶答器摒棄了成本高，體積大，而且操作復(fù)雜。我們采用了數(shù)字顯示器直接指示，自動鎖存顯示結(jié)果，并自動復(fù)位的設(shè)計(jì)思想，因而本搶答器具有顯示直觀，不需要人干預(yù)的特點(diǎn)。而

2、且在顯示時搶答器會發(fā)出叮咚聲使效果更為生動。工廠、學(xué)校和電視臺等單位常舉辦各種智力競賽, 搶答記分器是必要設(shè)備。1.1智能競賽搶答器概述智力競賽是“快樂學(xué)習(xí)”這一教育模式的典范，它采用在規(guī)定的一段時間內(nèi)搶答和必答等方式，在給人們的生活帶來樂趣的同時，也使參與者和觀眾在愉悅的氛圍中學(xué)到一些科學(xué)知識和生活知識，因此很受大家的喜歡。智力搶答器在智力競賽中起到很重要的角色，能夠準(zhǔn)確、公正、直觀地判斷出首輪搶答者，并且通過搶答器的數(shù)碼顯示和警示蜂鳴等方式指示出首輪搶答者。1.2 EDA技術(shù)及優(yōu)勢EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)

3、技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個過程在計(jì)算機(jī)上自動處理完成?，F(xiàn)在對EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。目前EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)?！?】傳統(tǒng)的設(shè)計(jì)方法采用自底向上的設(shè)計(jì)方法，一般先按電子系統(tǒng)的具體功能要求進(jìn)行功

4、能劃分，然后對每個子模塊畫出真值表，用卡諾圖進(jìn)行手工邏輯簡化，寫出布爾表達(dá)式，畫出相應(yīng)的邏輯線路圖，再據(jù)此選擇元器件，設(shè)計(jì)電路板，最后進(jìn)行實(shí)測與調(diào)試，由于無法進(jìn)行硬件系統(tǒng)功能仿真，如果某一過程存在錯誤，查找和修改十分不便，所以這是一種費(fèi)時、費(fèi)力的設(shè)計(jì)方法,而現(xiàn)代電子設(shè)計(jì)技術(shù)(EDA是自頂向下且先進(jìn)高效的。在電子產(chǎn)品的設(shè)計(jì)理念、設(shè)計(jì)方式、系統(tǒng)硬件構(gòu)成、設(shè)計(jì)的重用性、知識產(chǎn)權(quán)、設(shè)計(jì)周期等方面,EDA技術(shù)具有一定的優(yōu)勢。所以本次設(shè)計(jì)的搶答器拋棄了傳統(tǒng)的設(shè)計(jì)方法，選擇了采用主流的EDA技術(shù)進(jìn)行設(shè)計(jì)。2 整體方案設(shè)計(jì)2.1系統(tǒng)設(shè)計(jì)要求一般來說，設(shè)計(jì)一臺智能搶答器，必須能夠準(zhǔn)確判斷出第一位搶答者，并且通過

5、數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰是搶答成功者，并設(shè)置一定的回答限制時間，讓搶答者在規(guī)定時間內(nèi)答題，主持人根據(jù)答題結(jié)果實(shí)行增減分的操作，并將分?jǐn)?shù)顯示在屏幕上，評出最終贏家。所以我們在設(shè)計(jì)智能搶答器的模塊需要滿足鑒別、計(jì)時、計(jì)分、數(shù)顯等功能，具體設(shè)計(jì)要求如下：（1）搶答器可容納四組選手，并為每組選手設(shè)置一個按鈕供搶答者使用；為主持人設(shè)置一個控制按鈕，用來控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開始；（2）電路具有對第一搶答信號的鎖存、鑒別和顯示等功能。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，蜂鳴器提示搶答開始，計(jì)時顯示器顯示初始時間并開始倒計(jì)時，若參賽選手按下?lián)尨鸢粹o，則該組別的信號立即被鎖存，

6、并在組別顯示器上顯示該組別，同時揚(yáng)聲器也給出音響提示，此時，電路具備自鎖功能，使其他搶答按鈕不起作用。（3）如果無人搶答，計(jì)時器倒計(jì)時到零，蜂鳴器有搶答失敗提示，主持人可以按復(fù)位鍵，開始新一輪的搶答。（4）搶答器具有限時搶答的功能，且一次搶答的時間由主持人設(shè)定，本搶答時間設(shè)定為60秒。當(dāng)主持人啟動開始鍵后，要求計(jì)時器采用倒計(jì)時，同時最后十秒揚(yáng)聲器會發(fā)出聲響提示；（5）參賽選手在設(shè)定的時間內(nèi)搶答，則搶答有效，定時器停止工作，主持人根據(jù)搶答結(jié)果給出分?jǐn)?shù)，并由數(shù)碼管顯示選手的組別、搶答分?jǐn)?shù)，并一直保持到主持人將系統(tǒng)清零為止。【5】2.2系統(tǒng)設(shè)計(jì)方案本設(shè)計(jì)為四路智能搶答器，所以這種搶答器要求有四路不同

7、組別的搶答輸入信號，并能識別最先搶答的信號，直觀地通過數(shù)顯和蜂鳴等方式顯示出組別；對回答問題所用的時間進(jìn)行計(jì)時、顯示、超時報(bào)警、預(yù)置答題時間，同時該系統(tǒng)還應(yīng)有復(fù)位、倒計(jì)時啟動功能。搶答過程：主持人按下系統(tǒng)復(fù)位鍵（RST），系統(tǒng)進(jìn)入搶答狀態(tài)，計(jì)時模塊和計(jì)分模塊輸出初始信號給數(shù)碼顯示模塊并顯示出初始值。當(dāng)某參賽組搶先將搶答鍵按下時，系統(tǒng)將其余三路搶答信號封鎖，同時揚(yáng)聲器發(fā)出聲音提示，組別顯示模塊送出信號給數(shù)碼顯示模塊，從而顯示出該搶答成功組臺號，并一直保持到下一輪主持人將系統(tǒng)清零為止。主持人對搶答結(jié)果進(jìn)行確認(rèn)，隨后，計(jì)時模塊送出倒計(jì)時計(jì)數(shù)允許信號，開始回答問題，計(jì)時顯示器則從初始值開始以計(jì)時，在規(guī)

8、定的時間內(nèi)根據(jù)答題的正誤來確定加分或減分，并通過數(shù)碼顯示模塊將成績顯示出來。計(jì)時至0時，停止計(jì)時，揚(yáng)聲器發(fā)出超時報(bào)警信號，以中止未回答完問題。當(dāng)主持人給出倒計(jì)時停止信號時，揚(yáng)聲器停止鳴叫。若參賽者在規(guī)定時間內(nèi)回答完為題，主持人可給出倒計(jì)時計(jì)數(shù)停止信號，以免揚(yáng)聲器鳴叫。主持人按下復(fù)位鍵，即RST為高電平有效狀態(tài)，清除前一次的搶答組別，又可開始新的一輪的搶答。此搶答器的設(shè)計(jì)中采用自頂向下的設(shè)計(jì)思路，運(yùn)用VHDL硬件描述語言對各個模塊進(jìn)行層次化、系統(tǒng)化的描述，并且先設(shè)計(jì)一個頂層文件，再把各個模塊連接起來?！?】系統(tǒng)的總體框圖如下：圖2-1系統(tǒng)的總體框圖3 子模塊的設(shè)計(jì)思想和實(shí)現(xiàn)根據(jù)對搶答器的功能要求

9、，把要設(shè)計(jì)的系統(tǒng)劃分為五個功能模塊：搶答信號鑒別模塊、計(jì)時模塊、計(jì)分模塊、數(shù)碼顯示模塊和揚(yáng)聲器控制電路，具體的說，顯示模塊又包含最先搶答的組別顯示電路、計(jì)時值顯示電路和計(jì)分顯示電路。計(jì)時模塊、計(jì)分模塊、數(shù)碼顯示模塊和揚(yáng)聲器控制電路，具體的說，顯示模塊又包含最先搶答的組別顯示電路、計(jì)時值顯示電路和計(jì)分顯示電路?！?】3.1 搶答鑒別模塊搶答鑒別模塊用來準(zhǔn)確直觀地判斷A、B、C、D四組搶答者誰最先按下按鈕,并為顯示端送出信號，通過數(shù)顯和蜂鳴等途徑使觀眾能夠清楚地知道是哪一組搶答成功，是整個系統(tǒng)的核心部分。同時組別顯示端為下一模塊輸入信號，以方便主持人為該組搶答成功者進(jìn)行加減分的操作。搶答鑒別模塊的

10、元件圖如下圖所示：圖3-1 鑒別模塊元件框圖引腳作用：輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號INI。輸出信號： 各組的搶答按鈕顯示端A1、B1、C1、D1，組別顯示端G3.0。原理：第一個按下鍵的小組，搶答信號判定電路LOCK通過緩沖輸出信號的反饋將本參賽組搶先按下按鍵的信號鎖存，并且以異步清零的方式將其他參賽組的鎖存器清零，組別顯示、計(jì)時和計(jì)分會保存到主持人對系統(tǒng)進(jìn)行清零操作時為止。當(dāng)INI=1時系統(tǒng)復(fù)位，使組別顯示信號G=0000，各組的指示燈信號A1=0，B1=0，C1=0，D1=0；當(dāng)INI=0，即低電平有效，使其進(jìn)入搶答鑒別狀態(tài)，到CLK的上升沿到來時，以A組搶答成功為

11、例，當(dāng)輸入信號為A=1，B=0，C=0，D=0，輸出信號G=1000，A1=1，即為鑒別出A組搶答成功，同時屏蔽其他組的輸入信號，以免發(fā)生錯誤。同理其他組別搶答成功也是這樣的鑒別過程?！?】備注：理論上來說，A、B、C、D四組搶答，應(yīng)該有從00001111等16種可能情況，但是由于時鐘信號的頻率很高而且是在時鐘信號上升沿的狀況下才做出的鑒別，所以在這里兩組以上同時搶答成功的可能性非常小，因此可以只設(shè)計(jì)四種情況，即A、B、C、D分別為1000、0100、0010、0001，這大大簡化了電路的設(shè)計(jì)復(fù)雜性。其用VHDL語言進(jìn)行編程的流程圖如下圖所示：圖3-2 搶答鑒別模塊的流程圖3.2 計(jì)時模塊當(dāng)搶

12、答鑒別模塊成功判別出最先按下?lián)尨鸢粹o的參賽組后，在成功鑒別出哪組最先搶答后，主持人按下計(jì)時信號，則進(jìn)入計(jì)時狀態(tài)。計(jì)時模塊可分作兩部分：（1）預(yù)置數(shù)；（2）60秒倒計(jì)時。60秒時間用兩個數(shù)碼管QA，QB顯示，其中QA表示60秒的個位，QB表示60秒的十位。計(jì)時模塊開始工作從預(yù)置初始值開始以秒計(jì)時，計(jì)時至0秒時停止，時間耗盡時，揚(yáng)聲器會發(fā)出超時報(bào)警信號，以中止答題。圖3-3 計(jì)時模塊的元件圖該系統(tǒng)輸入信號有：系統(tǒng)清零信號CLR，計(jì)時預(yù)置控制端LDN，計(jì)時使能端EN，系統(tǒng)時鐘信號CLK，計(jì)時預(yù)置數(shù)據(jù)調(diào)整按鈕TA、TB。系統(tǒng)輸出信號有：倒計(jì)時輸出端QA3.0、QB3.0。當(dāng)清零信號CLR=1時，模塊輸

13、出信號QA=0000 ，QB=0000。當(dāng)預(yù)置數(shù)控制信號LDN=1可通過TA來調(diào)整QA，TA來一次高電平，則QA的數(shù)值就加1；用TB來調(diào)整QB，通過這兩個調(diào)整信號可調(diào)整參賽者答題所需要的時間。在CLR=0，LDN=0,EN=1時，通過時鐘信號CLK的上升沿來進(jìn)行60秒到計(jì)時?！?】其用VHDL語言進(jìn)行編程的流程圖如下： QB<=QB=1圖3-4 搶答計(jì)時模塊的流程圖3.3 計(jì)分模塊計(jì)分模塊的運(yùn)行方式是按照十進(jìn)制進(jìn)行加減，即當(dāng)時鐘出現(xiàn)上升沿時就進(jìn)行加一或者減一的操作。記分模塊為哪組進(jìn)行記分取決于鑒別模塊的輸入信號G，當(dāng)G=1000時表示A組最先搶答，則在此模塊中為A組記分，當(dāng)G=0100時

14、表示B組最先搶答，則在此模塊中為B組記分，當(dāng)G=0010時表示C組最先搶答，則在此模塊中為C組記分，當(dāng)G=0001時表示D組最先搶答，則在此模塊中為D組記分。以A組為例來說明此模塊的設(shè)計(jì)，當(dāng)復(fù)位信號RST=1時，系統(tǒng)復(fù)位且A組的分值顯示初始值，為100分。當(dāng)RST=0時，如果該組選手答題正確，則主持人按下加分鍵，即ADD=1，此時對該組進(jìn)行加分操作；如果該組選手答題錯誤，則主持人按下減分鍵，即SUB=1，此時對該組進(jìn)行減分操作。計(jì)分模塊的元件圖如下圖所示:圖3-5 計(jì)分模塊的元件圖系統(tǒng)的輸入信號有：計(jì)分復(fù)位端RST，加分按鈕端ADD，減分按鈕端SUB，組別號輸入端CHOS3.0。系統(tǒng)的輸出信號

15、有：A組分?jǐn)?shù)輸出端AA23.0、AA13.0、AA03.0，B組分?jǐn)?shù)輸出端BB23.0、BB13.0、BB03.0，C組分?jǐn)?shù)輸出端CC23.0、CC13.0、CC03.0，D組分?jǐn)?shù)輸出端DD23.0、DD13.0、DD03.0。計(jì)分模塊用VHDL語言進(jìn)行編程的流程圖如下：圖3-6計(jì)分模塊的設(shè)計(jì)狀態(tài)圖注：在設(shè)計(jì)中減法的實(shí)現(xiàn)是以加法運(yùn)算來實(shí)現(xiàn)的。也以A為例，由于每次減分都是減去10分，即每次為POINTS_A1減一，所以可以用POINTS_A1+ "1111"來實(shí)現(xiàn)。如：0111-0001=0110，用加法實(shí)現(xiàn)：0111+1111=10110。由于POINTS_A1: STD_

16、LOGIC_VECTOR(3 DOWNTO 0，所以POINTS_A1=0110。3.4 譯碼顯示模塊該模塊實(shí)際上是一個譯碼器，譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類。變量譯碼一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和8421BCD碼譯碼兩類。 顯示譯碼主要解決二進(jìn)制數(shù)顯示成對應(yīng)的十、或十六進(jìn)制數(shù)的轉(zhuǎn)換功能，一般其可分為驅(qū)動LED和驅(qū)動LCD兩類。譯碼是編碼的逆過程。圖3-7 譯碼顯示模塊的元件圖主要原理是四位二進(jìn)制BCD編碼轉(zhuǎn)換成七段二進(jìn)制數(shù)字，以阿拉伯?dāng)?shù)字的形式輸出在數(shù)碼管上，使觀眾能夠更直觀的看到結(jié)果。譯碼器的譯碼對照表如下所示：顯示的數(shù)字

17、/字母BCD編碼七段數(shù)碼管2進(jìn)制000000111111100010000110200101011011300111001111401001100110501011101101601101111101701110000111810001111111910011101111XXXXX0000000表3-1 譯碼器的譯碼對照表備注 ：在程序中只考慮0000-1001（即0-9）的情況，將其轉(zhuǎn)化為相應(yīng)的七段顯示器的碼子，其他情況不予考慮。43.5 搶答器的系統(tǒng)實(shí)現(xiàn)單獨(dú)模塊只有彼此聯(lián)系起來構(gòu)成一個完整的系統(tǒng)，才能實(shí)現(xiàn)其功能，這個過程有兩種實(shí)現(xiàn)方法：元件例化。也是用編程的方式將它們各個程序、信號、輸入輸

18、出之間的關(guān)系用VHDL語言來敘述清楚，還關(guān)系到程序的調(diào)用問題，需要設(shè)計(jì)者思路清晰，設(shè)計(jì)合理；元器件圖示連線。這種連線方法思路清晰可見，而且用的時候很簡單方便，出現(xiàn)錯誤也很好檢查。在設(shè)計(jì)中選擇的是這種方法。通過總的頂層元件圖可以很清晰的看到模塊連接的原理。圖3-8 頂層元件圖 注：本設(shè)計(jì)中，搶答器組別信號A、B、C、D為高電平時，其功能為有效狀態(tài)。同樣，系統(tǒng)清零信號CLR、預(yù)置及倒計(jì)時控制信號LDN，亦為高電平有效。當(dāng)CLR有效時，搶答信號判別電路清零，為判別優(yōu)先搶答信號做出準(zhǔn)備。當(dāng)計(jì)時使能端EN為低電平，預(yù)置時間設(shè)置信號LDN=1時，通過計(jì)時預(yù)置數(shù)據(jù)調(diào)整按鈕TA、TB進(jìn)行預(yù)置數(shù)。當(dāng)計(jì)時使能端E

19、N為高電平，有系統(tǒng)時鐘信號CLK時，進(jìn)行一分鐘倒計(jì)時。輸入時鐘CLK一方面作為揚(yáng)聲器控制電路的輸入信號，另一方面作為搶答信號判別電路中鎖存器時鐘，為使揚(yáng)聲器音調(diào)較為悅耳，且是搶答判別電路有較高的準(zhǔn)確度（對信號判別的最大誤差是一個時鐘周期），CLK信號頻率高低應(yīng)適中，可取500Hz-1KHz；同時CLK信號經(jīng)過分頻后向倒計(jì)時電路提供信號。附表：輸入/輸出引腳的作用：端口名功能CLK系統(tǒng)時鐘信號A,B,C,D搶答信號輸入CLR系統(tǒng)清零EN計(jì)時使能信號RST記分復(fù)位CHOS（3.0）組別信號輸入DOUT7（6.0）譯碼管輸出信號G (3.0組別顯示LDN計(jì)時預(yù)置控制信號AIN4（3.0）譯碼管輸入表

20、3-2 輸入/輸出引腳的作用4 智能搶答器子模塊的仿真驗(yàn)證4.1鑒別模塊的仿真驗(yàn)證利用MAX+plusII進(jìn)行編譯，綜合，仿真，時序圖如下：圖4-1鑒別模塊的仿真時序圖引腳作用：系統(tǒng)輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，CLK時鐘信號。系統(tǒng)的輸出信號： 各組的搶答按鈕顯示端A1、B1、C1、D1，組別顯示端控制信號G3.0。仿真分析：當(dāng)鑒別模塊的清零信號CLR為高電平時，無論A、B、C、D四組參賽者誰按下?lián)尨鸢粹o，系統(tǒng)輸出均為零，同時組別顯示端G輸出信號也顯示為零；當(dāng)清零信號CLR為低電平時，A、B、C、D四組參賽者誰先按下?lián)尨鸢粹o，組別顯示端就顯示該組別的號碼。假如C組

21、按下?lián)尨鸢粹o時，組別輸出為0010，同時C組的顯示燈被點(diǎn)亮。仿真圖上顯示的為A先搶答，因?yàn)樵?-1.28微秒之間A、C雖然都按搶答鍵，但CLR為有效狀態(tài)，所以在此時間段內(nèi)的搶答無效。4.2計(jì)時模塊的仿真驗(yàn)證利用MAX+plusII進(jìn)行編譯，綜合，仿真，時序圖如下：圖4-2 計(jì)時模塊的仿真時序圖引腳作用：系統(tǒng)輸入信號：系統(tǒng)清零信號CLR，計(jì)時預(yù)置控制端LDN，計(jì)時使能端EN，系統(tǒng)時鐘信號CLK，計(jì)時預(yù)置數(shù)據(jù)調(diào)整按鈕TA、TB。系統(tǒng)輸出信號：倒計(jì)時輸出端QA3.0、QB3.0。仿真分析：當(dāng)系統(tǒng)清零信號CLR=1時，計(jì)時器的時鐘信號回到計(jì)時預(yù)置倒計(jì)時起始狀態(tài)，此時倒計(jì)時輸出端QA=0000,QB=0

22、000.當(dāng)計(jì)時使能端EN=0，計(jì)時預(yù)置控制端LDN=1時，通過計(jì)時預(yù)置數(shù)據(jù)調(diào)整按鈕TA、TB進(jìn)行預(yù)制數(shù)，并且通過TA,TB來調(diào)整QA,QB即當(dāng)TA=1時，則QA的數(shù)值加1，當(dāng)TB=1時，則QB的數(shù)值也加1。當(dāng)計(jì)時使能端EN=1，系統(tǒng)清零信號CLR=0，并且計(jì)時預(yù)置控制端LDN=0時，通過時鐘信號上升沿CLK來進(jìn)行60秒倒計(jì)時。4.3計(jì)分模塊的仿真驗(yàn)證利用MAX+plusII進(jìn)行編譯，綜合，仿真，時序圖如下：圖4-3 計(jì)分模塊的仿真時序圖引腳作用：系統(tǒng)的輸入信號有：計(jì)分復(fù)位端RST，加分按鈕端ADD，減分按鈕端SUB，組別號輸入端CHOS3.0。系統(tǒng)的輸出信號有：A組分?jǐn)?shù)輸出端AA23.0、AA

23、13.0、AA03.0，B組分?jǐn)?shù)輸出端BB23.0、BB13.0、BB03.0，C組分?jǐn)?shù)輸出端CC23.0、CC13.0、CC03.0，D組分?jǐn)?shù)輸出端DD23.0、DD13.0、DD03.0。仿真分析：首先應(yīng)該清楚，在計(jì)分器電路的設(shè)計(jì)中，按十進(jìn)制進(jìn)行加減分操作的，當(dāng)出現(xiàn)時鐘信號上升沿CLK就可以完成對參賽者加減分操作。智能搶答器記分模塊的仿真時以加分操作為例。由仿真圖3-10可知以下情況：（1）系統(tǒng)設(shè)計(jì)過程中，當(dāng)計(jì)分復(fù)位端RST=1時，并且組別輸入信號CHOS=0000,其中的組別輸入信號是搶答鑒別模塊的輸出信號，計(jì)分器復(fù)位，此時以上四組都不會產(chǎn)生加減分操作。（2）然而當(dāng)計(jì)分復(fù)位端RST=0時

24、，此時計(jì)分器可以計(jì)分。當(dāng)CHOS=0001時，組別顯示為A組，此時主持人利用計(jì)分器對A組進(jìn)行加減分操作；當(dāng)CHOS=0010時，組別顯示為B組，此時主持人則利用計(jì)分器對B組進(jìn)行加減分操作；當(dāng)CHOS=0100時，組別顯示為C組，此時系統(tǒng)對C組進(jìn)行加減分操作；當(dāng)CHOS=1000時，組別顯示為D組，此時對D組進(jìn)行加減分操作。由仿真圖可知，當(dāng)主持人按下系統(tǒng)復(fù)位鍵RST鍵時，使分?jǐn)?shù)復(fù)位，每位設(shè)置的初始分?jǐn)?shù)為100分。當(dāng)CHOS=1000時，即D搶答成功時，加分鍵ADD輸入四個脈沖，DD1加到4，說明加分成功，成績變?yōu)?40分。其他搶答者搶答成功后的加分操作與此相同。減分的仿真與此類似，因?yàn)槭且约臃▽?shí)

25、現(xiàn)，本質(zhì)與加分相同，當(dāng)計(jì)分復(fù)位端RST=0時，可以計(jì)分。由仿真圖可知，初始成績均為100分。當(dāng)CHOS=1000時，即D搶答成功時，減分鍵SUB輸入四個脈沖，DD1加到4，說明減分成功，成績變?yōu)?0分。其他搶答者搶答成功后的減分操作與此相同。4.4數(shù)顯模塊的仿真驗(yàn)證利用MAX+plusII進(jìn)行編譯，綜合，仿真，時序圖如下：圖4-4數(shù)顯模塊的仿真時序圖引腳作用：輸入信號：AIN4；輸出信號：DOUT7。仿真分析：當(dāng)AIN4= "0000" ， DOUT7輸出"1111110",此時數(shù)碼管顯示0； 當(dāng)AIN4= "0001" ， DOUT

26、7輸出"0110000",此時數(shù)碼管顯示1；當(dāng)AIN4= "0010" ， DOUT7輸出"1101101",此時數(shù)碼管顯示2； 當(dāng)AIN4= "0011" ， DOUT7輸出"1111001",此時數(shù)碼管顯示3； 當(dāng)AIN4= "0100" ， DOUT7輸出"0110011",此時數(shù)碼管顯示4； 當(dāng)AIN4= "0101" ， DOUT7輸出"1011011",此時數(shù)碼管顯示5；當(dāng)AIN4= "0110

27、" ， DOUT7輸出"1011111",此時數(shù)碼管顯示6；當(dāng)AIN4= "0111" ， DOUT7輸出"1110000",此時數(shù)碼管顯示7；當(dāng)AIN4= "1000" ， DOUT7輸出"1111111",此時數(shù)碼管顯示8；當(dāng)AIN4= "1001" ， DOUT7輸出"1111011",此時數(shù)碼管顯示9；4.5系統(tǒng)整體的仿真驗(yàn)證圖4-5系統(tǒng)整體的仿真時序圖注：為使仿真波形圖清晰明了，且某些引腳在一定時間內(nèi)總是保持同一值不變，故特將其簡化，不

28、予在此圖中顯示。5 總結(jié)5.1 此次搶答器設(shè)計(jì)結(jié)果通過Max+Plus的仿真，證明了本產(chǎn)品在實(shí)際運(yùn)用中的正確性，完全可以實(shí)現(xiàn)預(yù)期任務(wù)的要求，在有一組信號搶答成功后蜂鳴器發(fā)出警報(bào)，在兩組或兩組以上信號同時搶答時視搶答無效，蜂鳴器不予響應(yīng)。且計(jì)分器在實(shí)現(xiàn)計(jì)分功能時能夠準(zhǔn)確計(jì)數(shù)并將分?jǐn)?shù)呈三位數(shù)顯示，計(jì)時器在按下計(jì)時開始按鈕后可以從60秒倒計(jì)時并通過譯碼器實(shí)時顯示計(jì)時結(jié)果。5.2 對該設(shè)計(jì)的建議1.在搶答鑒別模塊中，搶答成功后各組臺號燈具有記憶功能，這一點(diǎn)會造成即使下一輪搶答沒有搶答成功者（即有兩人或兩人以上同時按下?lián)尨鹌鳎?，之前被點(diǎn)亮的led燈會仍然保持點(diǎn)亮狀態(tài)。雖然此時可以根據(jù)有沒有警報(bào)聲來提示搶答是否有效