集成電路歷史與發(fā)展趨勢(shì)學(xué)時(shí)ppt課件

1、 系統(tǒng)芯片（系統(tǒng)芯片（SoC）設(shè)計(jì)）設(shè)計(jì)目標(biāo)與要求目標(biāo)與要求 目標(biāo) 復(fù)習(xí)VLSI系統(tǒng)導(dǎo)論的知識(shí) 介紹SoC設(shè)計(jì)的基本方法和技術(shù) 建立架構(gòu)SoC芯片的基本能力 要求 具有計(jì)算機(jī)體系結(jié)構(gòu)的背景知識(shí) 對(duì)數(shù)字電路有一定了解什么是什么是SoC邏輯單元邏輯單元Analog靜態(tài)靜態(tài)RAMCPU 內(nèi)核內(nèi)核PAD課時(shí)安排課時(shí)安排周次 內(nèi)容1集成電路歷史與發(fā)展趨勢(shì)，設(shè)計(jì)指標(biāo)2CMOS反相器性能的定性分析及優(yōu)化設(shè)計(jì)，CMOS組合邏輯門(mén)設(shè)計(jì)3CMOS時(shí)序邏輯門(mén)設(shè)計(jì)，同步時(shí)序電路4存儲(chǔ)單元，低功耗設(shè)計(jì)5芯片規(guī)劃和設(shè)計(jì)6電子系統(tǒng)設(shè)計(jì)，系統(tǒng)總線(xiàn)1課時(shí)安排課時(shí)安排周次內(nèi)容7系統(tǒng)總線(xiàn)18中斷控制器IP和外部存儲(chǔ)器控制器IP設(shè)計(jì)

2、9DMAC控制器IP的設(shè)計(jì)，IP介紹10嵌入式微處理器111嵌入式微處理器212芯片驗(yàn)證課時(shí)安排課時(shí)安排周次內(nèi)容13系統(tǒng)定義和計(jì)算模型14總復(fù)習(xí)其它其它 主講 王學(xué)香: 考核方式 閉卷考試 參考書(shū) 數(shù)字集成電路電路、系統(tǒng)與設(shè)計(jì)（第二版） 致謝 本課件參考了多位國(guó)內(nèi)外老師的相關(guān)課件，在此感謝這些做出貢獻(xiàn)的老師們 集成電路歷史與發(fā)展趨勢(shì)集成電路歷史與發(fā)展趨勢(shì)為什么要設(shè)計(jì)集成電路？為什么要設(shè)計(jì)集成電路？ 分為兩個(gè)問(wèn)題 為什么要使用電子系統(tǒng)？ 為什么用集成電路構(gòu)建電子系統(tǒng)？ 以計(jì)算機(jī)的發(fā)展為例 從機(jī)械到電子 從電子管到晶體管 從晶體管到集成電路第一臺(tái)計(jì)算機(jī)第一臺(tái)計(jì)算機(jī) (1832

3、) Babbage 差分引擎 25000個(gè)零部件 3位10進(jìn)制計(jì)算 花費(fèi)：17470第一臺(tái)電子計(jì)算機(jī)第一臺(tái)電子計(jì)算機(jī)(1946) ENIAC 17468個(gè)電子管 6000個(gè)開(kāi)關(guān) 可做到每秒5000個(gè)數(shù)的加法運(yùn)算第一個(gè)晶體管第一個(gè)晶體管 (1947) William Shockley, Walter Brittain & John Bardeen (貝爾實(shí)驗(yàn)室) 鍺材料 1956 Noble Prize電子管統(tǒng)治了20世紀(jì)的前半部分: 體積大、價(jià)格昂貴、功耗大、穩(wěn)定性差現(xiàn)在，這一切改變了！現(xiàn)在，這一切改變了！晶體管計(jì)算機(jī)晶體管計(jì)算機(jī)TX-0 (MIT, 1953)Transistor (

4、Manchester, 1955)第一塊集成電路第一塊集成電路 (1958) Jack Kilby (TI) 5個(gè)器件 鍺材料 2000 Noble Prize集成電路：在一個(gè)半導(dǎo)體材料上做了多個(gè)電子元器件，用互集成電路：在一個(gè)半導(dǎo)體材料上做了多個(gè)電子元器件，用互聯(lián)線(xiàn)把它們連接起來(lái)，成為一個(gè)電子器件。聯(lián)線(xiàn)把它們連接起來(lái)，成為一個(gè)電子器件。第一塊商用集成電路第一塊商用集成電路 (1961) Fairchild（仙童） 1bit存儲(chǔ)器 4個(gè)晶體管和5個(gè)電阻 小規(guī)模集成電路的時(shí)代開(kāi)始了 Fairchild被認(rèn)為是硅谷人才搖籃處理器的誕生處理器的誕生 (1971) Intel 4004 2300個(gè)晶體

5、管 第一個(gè)單芯片計(jì)算機(jī) 標(biāo)志著大規(guī)模集成電路時(shí)代的開(kāi)始 10um工藝 4位數(shù)據(jù)位寬 108KHz主頻使用使用IC來(lái)構(gòu)建電子系統(tǒng)來(lái)構(gòu)建電子系統(tǒng) 電子系統(tǒng)的構(gòu)建 從電子管開(kāi)始，然后讓電子管小型化 晶體管替代電子管，然后讓晶體管小型化 元器件越來(lái)越便宜，但是 再便宜也要成本 整個(gè)系統(tǒng)的成本和復(fù)雜度相關(guān) 集成電路的出現(xiàn) 讓電路的制造變得像印照片一樣容易 元器件可并行制造 成本和元器件個(gè)數(shù)無(wú)直接關(guān)系集成電路的優(yōu)點(diǎn)集成電路的優(yōu)點(diǎn) 集成的特性有利于 減小體積 提高速度 降低功耗 集成降低了制造成本 幾乎不存在組裝的成本處理器繼續(xù)發(fā)展處理器繼續(xù)發(fā)展 1974 , Intel 8080 第一顆通用微處理器 8位

6、數(shù)據(jù)寬度, 4500個(gè)晶體管 1979, Motorola 68000 最強(qiáng)大的16位微處理器之一 68000個(gè)晶體管 大規(guī)模IC時(shí)代的標(biāo)志性產(chǎn)品 1981, HP Focus Chip 早期的32位處理器 450,000個(gè)晶體管 超大規(guī)模集成電路(VLSI)時(shí)代來(lái)臨Pentium 4 (2019) 0.18um工藝 1.42GHz主頻 L2緩存: 256 KB 總線(xiàn)速度: 400 MHz 晶體管數(shù): 4200萬(wàn) 功耗: 44-55W 典型應(yīng)用: PCIntel Core 2 (2019) 2.9億個(gè)晶體管 3GHz主頻 65nm CMOS工藝 面積143 mm2VLSI發(fā)展帶來(lái)的變化發(fā)展帶來(lái)

7、的變化 Cray-1: 世界上最快的計(jì)算機(jī) (1976-1982) 64Mb存儲(chǔ)器 (50ns cycle time) 40Kb寄存器 (6ns cycle time) 1百萬(wàn)門(mén) (4/5 input NAND) 80MHz主頻 功耗115kW In 90nm工藝 (2019) 64Mb = 9mm2 40Kb寄存器 = 0.13mm2 1百萬(wàn)個(gè)NAND4 gates = 4mm2 3.5mm x 3.5mm芯片面積, 和指甲大小接近CRAY - 1微處理器路線(xiàn)圖微處理器路線(xiàn)圖(Intel)2019年，晶體管誕生年，晶體管誕生60周年之際周年之際, Intel發(fā)布發(fā)布45nm工工藝的藝的Pen

8、ryn微處理器微處理器, 擁有擁有8.2億個(gè)晶體管。億個(gè)晶體管。VLSI的發(fā)展趨勢(shì)的發(fā)展趨勢(shì) 晶體管更小, 更快, 更低功耗, 更便宜幾十年前，幾十年前，Gordon Moore已經(jīng)預(yù)見(jiàn)了這種已經(jīng)預(yù)見(jiàn)了這種趨勢(shì)，并成功做出了預(yù)測(cè)。趨勢(shì)，并成功做出了預(yù)測(cè)。摩爾定律摩爾定律 1965, Gordon Moore預(yù)測(cè)單個(gè)芯片上的晶體管數(shù)目每1824個(gè)月會(huì)增加一倍Gordon MooreIntel Co-Founder & Chairman Emeritus161514131211109876543210195919601961196219631964196519661967196819691

9、97019711972197319741975LOG2 OF THE NUMBER OFCOMPONENTS PER INTEGRATED FUNCTION晶體管數(shù)目晶體管數(shù)目工作頻率工作頻率2000年預(yù)測(cè)的功耗年預(yù)測(cè)的功耗真是如此？真是如此？實(shí)際功耗實(shí)際功耗功率密度功率密度散熱不好有何結(jié)果？散熱不好有何結(jié)果？摩爾定律能維持多久？摩爾定律能維持多久？ 歷史證明了摩爾定律是正確的 它會(huì)失效嗎？ 物理限制: 65nm工藝下，SiO2的厚度大概是5個(gè)原子直徑大小 經(jīng)濟(jì)限制: 技術(shù)的發(fā)展需要金錢(qián)支撐 摩爾在摩爾在2019年說(shuō)，年說(shuō)，“摩爾定律摩爾定律”還可以繼還可以繼續(xù)保持續(xù)保持10年，但之后就很難了

10、。年，但之后就很難了。摩爾定律的影響摩爾定律的影響 新一代的制造工藝是原來(lái)的0.7倍 新一代的芯片可集成原來(lái)2倍的功能，而芯片面積卻沒(méi)有明顯增加 同樣功能的芯片，成本降低一半 但新的挑戰(zhàn)也隨之而來(lái)設(shè)計(jì)復(fù)雜度設(shè)計(jì)復(fù)雜度 集成了越來(lái)越多的晶體管，難以用傳統(tǒng)的手工方法來(lái)設(shè)計(jì)和處理 解決方法： CAD工具 層次化設(shè)計(jì) 設(shè)計(jì)復(fù)用功耗和噪聲功耗和噪聲 功耗變大，散熱成為不得不考慮的問(wèn)題 電路復(fù)雜以后，產(chǎn)生噪聲和互相干擾 解決方法: 更好的物理設(shè)計(jì)連線(xiàn)面積連線(xiàn)面積 器件多了以后，互連線(xiàn)也隨之增加，連線(xiàn)占用了大量的硅片面積 解決方法: 增加更多的連線(xiàn)層 使用CAD工具進(jìn)行三維布線(xiàn)互連線(xiàn)延時(shí)互連線(xiàn)延時(shí) 互連線(xiàn)變

11、長(zhǎng)，連線(xiàn)上的延時(shí)增加，成為限制電路性能的主要因素之一 解決方法: 使用銅材料做互連 在物理上優(yōu)化連線(xiàn)的長(zhǎng)度，增加驅(qū)動(dòng)能力，優(yōu)化驅(qū)動(dòng)器設(shè)計(jì)能力設(shè)計(jì)能力設(shè)計(jì)方法設(shè)計(jì)方法 如何設(shè)計(jì)功能越來(lái)越多的電路? 芯片的規(guī)模每?jī)赡暝黾右槐?，但設(shè)計(jì)工程師的數(shù)量并沒(méi)有每?jī)赡暝黾右槐?所以，我們需要高效的設(shè)計(jì)方法 用層次化抽象的方法來(lái)設(shè)計(jì)電路VLSI不同層次的抽象不同層次的抽象設(shè)計(jì)規(guī)范設(shè)計(jì)規(guī)范(what the chip does, inputs/outputs)架構(gòu)架構(gòu)major resources, connections功能功能logic blocks, FSMs, connections電路電路transis

12、tors, parasitics, connections版圖版圖mask layers, polygons邏輯邏輯gates, flip-flops, latches, connections芯片的層次芯片的層次n+n+SGD+物理器件物理器件晶體管電路晶體管電路門(mén)電路門(mén)電路功能模塊功能模塊芯片芯片F(xiàn)uture of scaling不同設(shè)備的分類(lèi)不同設(shè)備的分類(lèi)More moore and more than mooreMore than moore 隨著線(xiàn)寬越來(lái)越小，制造成本在成指數(shù)的上升； 隨著線(xiàn)寬接近納米尺度時(shí)，支配半導(dǎo)體的物理基礎(chǔ)理論也越來(lái)越超越宏觀的理論，而需要微觀的量子理論，芯片的

13、漏電也越來(lái)越大。 一直驅(qū)動(dòng)半導(dǎo)體行業(yè)的摩爾定律在經(jīng)濟(jì)和物理極限的作用下，不能再有效的引領(lǐng)這個(gè)行業(yè)的發(fā)展。 目前互聯(lián)網(wǎng)，泛在網(wǎng)絡(luò)接入的發(fā)展，人們?cè)絹?lái)越多的關(guān)注超越摩爾定律或后摩爾時(shí)代。作為最現(xiàn)代化，最為精細(xì)化，最為技術(shù)密集的半導(dǎo)體行業(yè)怎樣驅(qū)動(dòng)人類(lèi)工業(yè)文明的發(fā)展？ 也許：多層硅多功能芯片封裝，作為sensor的MEMS和化合物半導(dǎo)體將引領(lǐng)半導(dǎo)體新的發(fā)展，這意味著技術(shù)上不再單純依靠CMOS，而進(jìn)入模擬技術(shù)（analog），射頻技術(shù)（RF），傳感及作動(dòng)（sensor and actuator）綜合時(shí)代，即開(kāi)始芯片級(jí)系統(tǒng)時(shí)代system-on-chip。Review（1） 摩爾定律 1965, Gordon Moore預(yù)測(cè)單個(gè)芯片上的晶體管數(shù)目每1824個(gè)月會(huì)增加一倍 實(shí)際上 單個(gè)芯片上的晶體管數(shù)目每?jī)赡暝黾右槐?工作頻率每?jī)赡晏岣咭槐?，現(xiàn)在已放慢了速度 功耗曾經(jīng)每?jī)赡晏岣卟恢挂槐?，現(xiàn)在已不再增加 因?yàn)楣β拭芏鹊脑黾訒?huì)導(dǎo)致散