集成電路歷史與發(fā)展趨勢學時ppt課件

1、 系統(tǒng)芯片（系統(tǒng)芯片（SoC）設計）設計目標與要求目標與要求 目標 復習VLSI系統(tǒng)導論的知識 介紹SoC設計的基本方法和技術 建立架構SoC芯片的基本能力 要求 具有計算機體系結構的背景知識 對數(shù)字電路有一定了解什么是什么是SoC邏輯單元邏輯單元Analog靜態(tài)靜態(tài)RAMCPU 內核內核PAD課時安排課時安排周次 內容1集成電路歷史與發(fā)展趨勢，設計指標2CMOS反相器性能的定性分析及優(yōu)化設計，CMOS組合邏輯門設計3CMOS時序邏輯門設計，同步時序電路4存儲單元，低功耗設計5芯片規(guī)劃和設計6電子系統(tǒng)設計，系統(tǒng)總線1課時安排課時安排周次內容7系統(tǒng)總線18中斷控制器IP和外部存儲器控制器IP設計

2、9DMAC控制器IP的設計，IP介紹10嵌入式微處理器111嵌入式微處理器212芯片驗證課時安排課時安排周次內容13系統(tǒng)定義和計算模型14總復習其它其它 主講 王學香: 考核方式 閉卷考試 參考書 數(shù)字集成電路電路、系統(tǒng)與設計（第二版） 致謝 本課件參考了多位國內外老師的相關課件，在此感謝這些做出貢獻的老師們 集成電路歷史與發(fā)展趨勢集成電路歷史與發(fā)展趨勢為什么要設計集成電路？為什么要設計集成電路？ 分為兩個問題 為什么要使用電子系統(tǒng)？ 為什么用集成電路構建電子系統(tǒng)？ 以計算機的發(fā)展為例 從機械到電子 從電子管到晶體管 從晶體管到集成電路第一臺計算機第一臺計算機 (1832

3、) Babbage 差分引擎 25000個零部件 3位10進制計算 花費：17470第一臺電子計算機第一臺電子計算機(1946) ENIAC 17468個電子管 6000個開關 可做到每秒5000個數(shù)的加法運算第一個晶體管第一個晶體管 (1947) William Shockley, Walter Brittain & John Bardeen (貝爾實驗室) 鍺材料 1956 Noble Prize電子管統(tǒng)治了20世紀的前半部分: 體積大、價格昂貴、功耗大、穩(wěn)定性差現(xiàn)在，這一切改變了！現(xiàn)在，這一切改變了！晶體管計算機晶體管計算機TX-0 (MIT, 1953)Transistor (

4、Manchester, 1955)第一塊集成電路第一塊集成電路 (1958) Jack Kilby (TI) 5個器件 鍺材料 2000 Noble Prize集成電路：在一個半導體材料上做了多個電子元器件，用互集成電路：在一個半導體材料上做了多個電子元器件，用互聯(lián)線把它們連接起來，成為一個電子器件。聯(lián)線把它們連接起來，成為一個電子器件。第一塊商用集成電路第一塊商用集成電路 (1961) Fairchild（仙童） 1bit存儲器 4個晶體管和5個電阻 小規(guī)模集成電路的時代開始了 Fairchild被認為是硅谷人才搖籃處理器的誕生處理器的誕生 (1971) Intel 4004 2300個晶體

5、管 第一個單芯片計算機 標志著大規(guī)模集成電路時代的開始 10um工藝 4位數(shù)據(jù)位寬 108KHz主頻使用使用IC來構建電子系統(tǒng)來構建電子系統(tǒng) 電子系統(tǒng)的構建 從電子管開始，然后讓電子管小型化 晶體管替代電子管，然后讓晶體管小型化 元器件越來越便宜，但是 再便宜也要成本 整個系統(tǒng)的成本和復雜度相關 集成電路的出現(xiàn) 讓電路的制造變得像印照片一樣容易 元器件可并行制造 成本和元器件個數(shù)無直接關系集成電路的優(yōu)點集成電路的優(yōu)點 集成的特性有利于 減小體積 提高速度 降低功耗 集成降低了制造成本 幾乎不存在組裝的成本處理器繼續(xù)發(fā)展處理器繼續(xù)發(fā)展 1974 , Intel 8080 第一顆通用微處理器 8位

6、數(shù)據(jù)寬度, 4500個晶體管 1979, Motorola 68000 最強大的16位微處理器之一 68000個晶體管 大規(guī)模IC時代的標志性產品 1981, HP Focus Chip 早期的32位處理器 450,000個晶體管 超大規(guī)模集成電路(VLSI)時代來臨Pentium 4 (2019) 0.18um工藝 1.42GHz主頻 L2緩存: 256 KB 總線速度: 400 MHz 晶體管數(shù): 4200萬 功耗: 44-55W 典型應用: PCIntel Core 2 (2019) 2.9億個晶體管 3GHz主頻 65nm CMOS工藝 面積143 mm2VLSI發(fā)展帶來的變化發(fā)展帶來

7、的變化 Cray-1: 世界上最快的計算機 (1976-1982) 64Mb存儲器 (50ns cycle time) 40Kb寄存器 (6ns cycle time) 1百萬門 (4/5 input NAND) 80MHz主頻 功耗115kW In 90nm工藝 (2019) 64Mb = 9mm2 40Kb寄存器 = 0.13mm2 1百萬個NAND4 gates = 4mm2 3.5mm x 3.5mm芯片面積, 和指甲大小接近CRAY - 1微處理器路線圖微處理器路線圖(Intel)2019年，晶體管誕生年，晶體管誕生60周年之際周年之際, Intel發(fā)布發(fā)布45nm工工藝的藝的Pen

8、ryn微處理器微處理器, 擁有擁有8.2億個晶體管。億個晶體管。VLSI的發(fā)展趨勢的發(fā)展趨勢 晶體管更小, 更快, 更低功耗, 更便宜幾十年前，幾十年前，Gordon Moore已經預見了這種已經預見了這種趨勢，并成功做出了預測。趨勢，并成功做出了預測。摩爾定律摩爾定律 1965, Gordon Moore預測單個芯片上的晶體管數(shù)目每1824個月會增加一倍Gordon MooreIntel Co-Founder & Chairman Emeritus161514131211109876543210195919601961196219631964196519661967196819691

9、97019711972197319741975LOG2 OF THE NUMBER OFCOMPONENTS PER INTEGRATED FUNCTION晶體管數(shù)目晶體管數(shù)目工作頻率工作頻率2000年預測的功耗年預測的功耗真是如此？真是如此？實際功耗實際功耗功率密度功率密度散熱不好有何結果？散熱不好有何結果？摩爾定律能維持多久？摩爾定律能維持多久？ 歷史證明了摩爾定律是正確的 它會失效嗎？ 物理限制: 65nm工藝下，SiO2的厚度大概是5個原子直徑大小 經濟限制: 技術的發(fā)展需要金錢支撐 摩爾在摩爾在2019年說，年說，“摩爾定律摩爾定律”還可以繼還可以繼續(xù)保持續(xù)保持10年，但之后就很難了

10、。年，但之后就很難了。摩爾定律的影響摩爾定律的影響 新一代的制造工藝是原來的0.7倍 新一代的芯片可集成原來2倍的功能，而芯片面積卻沒有明顯增加 同樣功能的芯片，成本降低一半 但新的挑戰(zhàn)也隨之而來設計復雜度設計復雜度 集成了越來越多的晶體管，難以用傳統(tǒng)的手工方法來設計和處理 解決方法： CAD工具 層次化設計 設計復用功耗和噪聲功耗和噪聲 功耗變大，散熱成為不得不考慮的問題 電路復雜以后，產生噪聲和互相干擾 解決方法: 更好的物理設計連線面積連線面積 器件多了以后，互連線也隨之增加，連線占用了大量的硅片面積 解決方法: 增加更多的連線層 使用CAD工具進行三維布線互連線延時互連線延時 互連線變

11、長，連線上的延時增加，成為限制電路性能的主要因素之一 解決方法: 使用銅材料做互連 在物理上優(yōu)化連線的長度，增加驅動能力，優(yōu)化驅動器設計能力設計能力設計方法設計方法 如何設計功能越來越多的電路? 芯片的規(guī)模每兩年增加一倍，但設計工程師的數(shù)量并沒有每兩年增加一倍 所以，我們需要高效的設計方法 用層次化抽象的方法來設計電路VLSI不同層次的抽象不同層次的抽象設計規(guī)范設計規(guī)范(what the chip does, inputs/outputs)架構架構major resources, connections功能功能logic blocks, FSMs, connections電路電路transis

12、tors, parasitics, connections版圖版圖mask layers, polygons邏輯邏輯gates, flip-flops, latches, connections芯片的層次芯片的層次n+n+SGD+物理器件物理器件晶體管電路晶體管電路門電路門電路功能模塊功能模塊芯片芯片F(xiàn)uture of scaling不同設備的分類不同設備的分類More moore and more than mooreMore than moore 隨著線寬越來越小，制造成本在成指數(shù)的上升； 隨著線寬接近納米尺度時，支配半導體的物理基礎理論也越來越超越宏觀的理論，而需要微觀的量子理論，芯片的

13、漏電也越來越大。 一直驅動半導體行業(yè)的摩爾定律在經濟和物理極限的作用下，不能再有效的引領這個行業(yè)的發(fā)展。 目前互聯(lián)網(wǎng)，泛在網(wǎng)絡接入的發(fā)展，人們越來越多的關注超越摩爾定律或后摩爾時代。作為最現(xiàn)代化，最為精細化，最為技術密集的半導體行業(yè)怎樣驅動人類工業(yè)文明的發(fā)展？ 也許：多層硅多功能芯片封裝，作為sensor的MEMS和化合物半導體將引領半導體新的發(fā)展，這意味著技術上不再單純依靠CMOS，而進入模擬技術（analog），射頻技術（RF），傳感及作動（sensor and actuator）綜合時代，即開始芯片級系統(tǒng)時代system-on-chip。Review（1） 摩爾定律 1965, Gordon Moore預測單個芯片上的晶體管數(shù)目每1824個月會增加一倍 實際上 單個芯片上的晶體管數(shù)目每兩年增加一倍 工作頻率每兩年提高一倍，現(xiàn)在已放慢了速度 功耗曾經每兩年提高不止一倍，現(xiàn)在已不再增加 因為功率密度的增加會導致散