計(jì)算機(jī)組成原理第1章

1、計(jì)算機(jī)組成原理學(xué)時(shí)：80學(xué)時(shí) 第1章 計(jì)算機(jī)系統(tǒng)概述計(jì)算機(jī)是一種能自動(dòng)、快速、準(zhǔn)確地實(shí)現(xiàn)信息存儲(chǔ)、數(shù)值計(jì)算、數(shù)據(jù)處理和過程控制等多種功能的電子機(jī)器，是一個(gè)復(fù)雜的系統(tǒng)。本書采用自頂向下、由表及里的方法來(lái)描述計(jì)算機(jī)系統(tǒng)。從系統(tǒng)的主要部件開始，描述它的結(jié)構(gòu)和功能，然后逐級(jí)深入推進(jìn)到層次結(jié)構(gòu)的底層。本章首先簡(jiǎn)單介紹程序員與計(jì)算機(jī)的接口界面：計(jì)算機(jī)的語(yǔ)言；然后介紹如何使用RTL語(yǔ)言來(lái)描述數(shù)字系統(tǒng)；接著介紹計(jì)算機(jī)的發(fā)展演變和性能指標(biāo)；最后重點(diǎn)討論計(jì)算機(jī)的基本組成和工作原理，以期提供一個(gè)計(jì)算機(jī)系統(tǒng)的整個(gè)概貌。1.1計(jì)算機(jī)的語(yǔ)言 計(jì)算機(jī)程序設(shè)計(jì)語(yǔ)言分為三類：高級(jí)語(yǔ)言、匯編語(yǔ)言和機(jī)器語(yǔ)言。 1.1.1 高級(jí)語(yǔ)言

2、 高級(jí)語(yǔ)言是一種近似自然語(yǔ)言并能被計(jì)算機(jī)接受的語(yǔ)言，指那些具有最高級(jí)抽象的語(yǔ)言。這些語(yǔ)言隱藏了計(jì)算機(jī)和操作系統(tǒng)的細(xì)節(jié)，被稱之為平臺(tái)無(wú)關(guān)。C+、Java和Fortran等都是高級(jí)語(yǔ)言。 使用高級(jí)語(yǔ)言描述任務(wù)最簡(jiǎn)單、直觀、高效且容易理解，但需要有編譯器的支持。 1.1.2 機(jī)器語(yǔ)言 機(jī)器語(yǔ)言是微處理器能直接識(shí)別并執(zhí)行的唯一一種語(yǔ)言，其表現(xiàn)形式是二進(jìn)制編碼。機(jī)器語(yǔ)言是最低級(jí)的程序設(shè)計(jì)語(yǔ)言，具有平臺(tái)特定性，每一種微處理器都有自己的機(jī)器語(yǔ)言。用機(jī)器語(yǔ)言編寫的程序不易閱讀、出錯(cuò)率高、難以維護(hù)，也不能直觀地反映使用計(jì)算機(jī)解決問題的基本思路，因此現(xiàn)在幾乎不被程序員采用。然而，由高級(jí)語(yǔ)言和匯編語(yǔ)言編寫的程序可以

3、轉(zhuǎn)換成機(jī)器語(yǔ)言，然后再由微處理器執(zhí)行。 1.1.3 匯編語(yǔ)言 匯編語(yǔ)言是面向機(jī)器的程序設(shè)計(jì)語(yǔ)言，與平臺(tái)相關(guān)，它能利用計(jì)算機(jī)所有硬件特性并能直接控制硬件。它實(shí)際上是機(jī)器語(yǔ)言的符號(hào)化，亦稱為符號(hào)語(yǔ)言。 計(jì)算機(jī)不能直接識(shí)別使用匯編語(yǔ)言編寫的程序，需要將匯編語(yǔ)言翻譯成機(jī)器語(yǔ)言，這種起翻譯作用的程序叫匯編程序，它比高級(jí)語(yǔ)言的編譯器要簡(jiǎn)單很多。匯編語(yǔ)言比機(jī)器語(yǔ)言易于讀寫、調(diào)試和修改，同時(shí)具有機(jī)器語(yǔ)言的全部?jī)?yōu)點(diǎn)，即目標(biāo)代碼簡(jiǎn)短，占用內(nèi)存少，執(zhí)行速度快，能有效地訪問和控制計(jì)算機(jī)的各種硬件設(shè)備。但在編寫復(fù)雜程序時(shí)，相對(duì)高級(jí)語(yǔ)言來(lái)說代碼量較大，開發(fā)效率較低。1.2寄存器傳輸語(yǔ)言1.2.1微操作和寄存器傳輸語(yǔ)言 寄

4、存器傳送語(yǔ)言RTL（Register Transfer Language）是初級(jí)硬件描述語(yǔ)言，適用于描述寄存器級(jí)的硬件組成，能精確而簡(jiǎn)練地描述計(jì)算機(jī)的各種基本操作。 微操作（micro-operation）是計(jì)算機(jī)中最基本的操作，這些操作可以簡(jiǎn)單到從一個(gè)寄存器拷貝數(shù)據(jù)到另一個(gè)寄存器中，或者更復(fù)雜，例如，把兩個(gè)寄存器中的數(shù)據(jù)相加存儲(chǔ)到第三個(gè)寄存器中。 用RTL描述微操作有三種語(yǔ)句形式： 條件：微操作 條件：IF（另一個(gè)控制條件）THEN（微操作） IF（整個(gè)控制條件）THEN（微操作）例如，有兩個(gè)1位寄存器X和Y的一個(gè)數(shù)字系統(tǒng)，在輸入控制為高時(shí)，拷貝寄存器Y的內(nèi)容到寄存器X中的微操作可以表示為：

5、 ：XY此微操作可經(jīng)由直接連接實(shí)現(xiàn)，如圖1-1（a）所示；或通過總線連接實(shí)現(xiàn)，如圖1-1(b)所示。圖1-1 具有控制信號(hào)的數(shù)據(jù)傳送：XY的實(shí)現(xiàn): (a)用直接通路 (b)用總線提高系統(tǒng)性能的一種方法是同時(shí)執(zhí)行兩個(gè)或多個(gè)微操作。例如，如果某系統(tǒng)在=1時(shí)執(zhí)行XY和YZ的傳送，則這種情況可以表示成： ：XY，YZ 或者 ：YZ，XY圖1-2給出了實(shí)現(xiàn)上述微操作的硬件，注意這里不能使用單一的總線來(lái)實(shí)現(xiàn)。圖1-2 數(shù)據(jù)傳送：XY,YZ的實(shí)現(xiàn)數(shù)字系統(tǒng)中有可能需同時(shí)拷貝相同的數(shù)據(jù)到多個(gè)目的地。例如，1時(shí)發(fā)生下述情況： ： XY，ZY寄存器Y可同時(shí)被多個(gè)寄存器讀取，兩個(gè)微操作可同時(shí)執(zhí)行。一種實(shí)現(xiàn)方法如圖1-

6、3所示。 圖1-3 實(shí)現(xiàn)數(shù)據(jù)傳送：XY，ZY另一方面，數(shù)字系統(tǒng)不能同時(shí)往同一寄存器中寫入兩個(gè)不同的值。例如，：XY，XZ是無(wú)效的。有時(shí)需要訪問一個(gè)寄存器的單一位或位組。單一位可以用帶有下標(biāo)的字母表示，如X3 或Y2 。位組在RTL中可以用一個(gè)域表示；它們包含在圓括號(hào)中。如X3、X2和X1可以寫成X(3-1)或X(3:1)。下述表示是有效的。 ：X(3-1)Y(2-0) ：X3X2 ：X(3-0)X(2-0),X31.2.2 用RTL表示數(shù)字系統(tǒng) 1. 數(shù)字元件表示數(shù)字元件表示第一個(gè)例子，考慮如圖1-4（a）所示的D觸發(fā)器。其功能可用RTL語(yǔ)句表示為： LD：QD 當(dāng)LD的輸入為高時(shí)，便裝載D輸

7、入端的值，并且輸出端Q可得到此值。 圖（b）表示的D觸發(fā)器有一同步清0輸入端。當(dāng)CLR1時(shí)，觸發(fā)器應(yīng)被置為0。 圖1-4 D觸發(fā)器：(a)無(wú)清0輸入端 (b)有清0輸入端 用RTL代碼描述此觸發(fā)器的一種嘗試為： LD： QD CLR： Q0 然而當(dāng)D、LD和CLR都等于1時(shí)，系統(tǒng)會(huì)失敗。解決的方法是改變條件使得兩者互斥。下述兩種方法均有效，前者讓CLR輸入端優(yōu)先，而后者讓LD優(yōu)先。 CLRLD：QD LD：QD CLR：Q0 LDCLR：Q0第二個(gè)例子，考慮一個(gè)沒有CLR輸入端的JK觸發(fā)器。它的行為可用RTL描述如下： JK：Q0 JK：Q1 JK ：QQ 當(dāng)JK0時(shí)，不滿足條件，觸發(fā)器保持它

8、原有的值，此時(shí)不需要RTL語(yǔ)句，因?yàn)闆]有傳送。 2. 數(shù)字系統(tǒng)表示數(shù)字系統(tǒng)表示 下面將使用RTL來(lái)設(shè)計(jì)一個(gè)模6計(jì)數(shù)器。首先，用RTL表示計(jì)數(shù)器的功能，之后用數(shù)字邏輯實(shí)現(xiàn)RTL的代碼。模6計(jì)數(shù)器是一個(gè)3位的計(jì)數(shù)器，它按序計(jì)數(shù)： 000001010011100101000(0123450) 其輸入端U控制計(jì)數(shù)。當(dāng)U1時(shí)，計(jì)數(shù)器在時(shí)鐘的上升沿增加它的值。當(dāng)U0時(shí)，不管時(shí)鐘的值如何，它都保持當(dāng)前值不變。 計(jì)數(shù)器的值用3位輸出V2V1V0表示。當(dāng)值從5變到0時(shí)，進(jìn)位輸出C的值為1，否則為0。在該例子中，C值保持1不變，直到計(jì)數(shù)器從0變到1為止。 圖1-5 模6計(jì)數(shù)器的狀態(tài)圖該計(jì)數(shù)器的有限狀態(tài)機(jī)需有六個(gè)狀

9、態(tài)，任意標(biāo)識(shí)為S0、S1、S2、S3、S4和S5，狀態(tài)Si相應(yīng)于計(jì)數(shù)器的輸出i，狀態(tài)按下列順序排列： S0S1S2S0S4S5S0此外，為了處理模6計(jì)數(shù)器電源開啟位于無(wú)效狀態(tài)的情形，我們包含另兩個(gè)狀態(tài)S6和S7。根據(jù)該計(jì)數(shù)器的工作情況，很易得出其狀態(tài)表如表1-3所示，其狀態(tài)圖如圖1-5所示。當(dāng)前狀態(tài)當(dāng)前狀態(tài)U下一狀態(tài)下一狀態(tài)C S0 0 S0 1 S0 1 S1 0 S1 0 S1 0 S1 1 S2 0 S2 0 S2 0 S2 1 S3 0 S3 0 S3 0 S3 1 S4 0 S4 0 S4 0 S4 1 S5 0 S5 0 S5 0 S5 1 S0 1 S6 X S0 1 S7 X

10、S0 1表 1-3 模6計(jì)數(shù)器的狀態(tài)表為了用RTL表示該系統(tǒng)，首先需定義條件S0到S7對(duì)應(yīng)于V2V1V0從000到111，然后考慮模6計(jì)數(shù)器的每種可能行為。當(dāng)計(jì)數(shù)器的值從000變到100且它的U信號(hào)有效時(shí)，計(jì)數(shù)器的輸出增加。相應(yīng)的RTL語(yǔ)句為： （S0+S1+S2+S3+S4）U： VV+1，C0當(dāng)計(jì)數(shù)器在狀態(tài)S5（V101）且U1時(shí)，計(jì)數(shù)器一定置為000，且C置為1，即： S5U ：V0，C1在無(wú)效狀態(tài)時(shí)，不管U值為多少均發(fā)生同樣的賦值： S6 + S7：V0，C1 上述兩條RTL觸發(fā)相同的微操作，可以結(jié)合起來(lái)。最后考慮（S0+S1+S2+S3+S4+S5）U的情況，此時(shí)，計(jì)數(shù)器保持當(dāng)前值與

11、C值不變，不需RTL語(yǔ)句表示。因此，整個(gè)模6計(jì)數(shù)器的行為可以用下列兩條RTL語(yǔ)句表示： （S0+S1+S2+S3+S4）U：VV+1，C0 S5US6S7：V0，C1圖1-6表明了該RTL代碼的兩種實(shí)現(xiàn)。第一種實(shí)現(xiàn)用一個(gè)3位并行加法器單獨(dú)產(chǎn)生V+1和置C值。第二種實(shí)現(xiàn)用一個(gè)3位的計(jì)數(shù)器。盡管第二種方法更加簡(jiǎn)單，但兩者均是RTL代碼的有效實(shí)現(xiàn)。 圖1-6 模6計(jì)數(shù)器RTL代碼的兩種實(shí)現(xiàn) (a)用一個(gè)寄存器 (b)用一個(gè)計(jì)數(shù)器1.3 計(jì)算機(jī)的發(fā)展演變和性能1.3.1 計(jì)算機(jī)簡(jiǎn)史 自從1946年美國(guó)賓夕法尼亞大學(xué)WMauchly、JPEckert兩位教授研制的第一臺(tái)計(jì)算機(jī)ENIAC（Electron

12、ic Numerical Intergrator And Calculator）問世以來(lái)，計(jì)算機(jī)的發(fā)展已經(jīng)歷了60多年。1第一代（第一代（1946年年1959年）：電子管計(jì)算機(jī)年）：電子管計(jì)算機(jī)主要特點(diǎn)：邏輯元件 電子管 主 存 磁鼓 輔 存 磁帶 軟 件 機(jī)器語(yǔ)言、符號(hào)語(yǔ)言 應(yīng) 用 科學(xué)計(jì)算主要成就：數(shù)字電子計(jì)算機(jī)的出現(xiàn)，揭開了人類歷史的新篇章。1945年美國(guó)普林斯頓大學(xué)教授約翰馮諾依曼提出了“存儲(chǔ)程序的概念”，即程序和數(shù)據(jù)一起存放在存儲(chǔ)器中。該思想奠定了現(xiàn)代計(jì)算機(jī)組成與工作原理的基礎(chǔ)，被稱為馮諾依曼思想；以此思想為基礎(chǔ)的各類計(jì)算機(jī)被稱為馮諾依曼計(jì)算機(jī)。典型代表有ENIAC、IAS計(jì)算機(jī)、U

13、NIVAC商用計(jì)算機(jī)和IBM701計(jì)算機(jī)。2第二代（第二代（1959年年1964年）：晶體管計(jì)算機(jī)年）：晶體管計(jì)算機(jī) 主要特點(diǎn)：邏輯元件 晶體管 主 存 磁芯 輔 存 磁盤 軟 件 高級(jí)程序設(shè)計(jì)語(yǔ)言、操作系統(tǒng) 應(yīng) 用 除科學(xué)計(jì)算外，已應(yīng)用于數(shù)據(jù)處理、 過程控制 主要成就：首次將晶體管用于計(jì)算機(jī)，克服了第一臺(tái)計(jì)算機(jī)的體積大而笨重、造價(jià)高、功耗大和不穩(wěn)定等缺陷。發(fā)明了高級(jí)語(yǔ)言。1956年美國(guó)國(guó)防部發(fā)明了第一個(gè)專用的高級(jí)語(yǔ)言Ada語(yǔ)言。1957年IBM公司發(fā)明了FORTRAN高級(jí)語(yǔ)言，主要用于科學(xué)計(jì)算。計(jì)算機(jī)兼容問題的產(chǎn)生。包括硬件兼容和軟件兼容。典型代表有IBM 7000系列計(jì)算機(jī)和PDP-1小型

14、計(jì)算機(jī)。 3第三代（第三代（1964年年1970年）：集成電路計(jì)算機(jī)年）：集成電路計(jì)算機(jī)主要特點(diǎn)：邏輯元件 集成電路（IC） 主 存 半導(dǎo)體 輔 存 磁盤 軟 件 高級(jí)程序設(shè)計(jì)語(yǔ)言、操作系統(tǒng) 應(yīng) 用 科學(xué)計(jì)算、數(shù)據(jù)處理、過程控制主要成就：IBM公司首次提出了系列機(jī)的概念，圓滿地解決了計(jì)算機(jī)兼容的問題。 控制器設(shè)計(jì)使用微程序控制技術(shù)，使控制器的設(shè)計(jì)規(guī)整化。結(jié)構(gòu)化程序設(shè)計(jì)思想成熟，軟硬件設(shè)計(jì)標(biāo)準(zhǔn)化。典型代表是IBM360系列機(jī)和DEC的PDP-8小型機(jī)。4第四代（第四代（1971年年至今）：大規(guī)模至今）：大規(guī)模/超大規(guī)模集成電路計(jì)算機(jī)超大規(guī)模集成電路計(jì)算機(jī)主要特點(diǎn)：邏輯元件 大規(guī)模/超大規(guī)模集成電

15、路（LSI/VLSI） 主 存 LSI/VLSI半導(dǎo)體芯片 輔 存 磁盤、光盤 軟 件 高級(jí)程序設(shè)計(jì)語(yǔ)言、操作系統(tǒng) 應(yīng) 用 科學(xué)計(jì)算、數(shù)據(jù)處理、過程控制，并進(jìn)入以計(jì)算機(jī)網(wǎng)絡(luò)為特征的應(yīng)用時(shí)代。主要成就：1971年美國(guó)Intel公司成功地研制出了Intel 4004微處理器芯片。微型計(jì)算機(jī)的出現(xiàn)，1981年IBM公司正式推出了全球第一臺(tái)個(gè)人計(jì)算機(jī)IBM PC。面向?qū)ο?、可視化程序設(shè)計(jì)概念出現(xiàn)；軟件產(chǎn)業(yè)高度發(fā)達(dá)，各種實(shí)用軟件層出不窮，極大地方便了用戶。計(jì)算機(jī)技術(shù)與通信技術(shù)相結(jié)合，計(jì)算機(jī)網(wǎng)絡(luò)把世界緊密地聯(lián)系在一起。多媒體技術(shù)的崛起。典型代表是Intel x86系列、IBM PC機(jī)和各種超級(jí)計(jì)算機(jī)。 二

16、十世紀(jì)八十年代初以來(lái)，許多科學(xué)家一直預(yù)測(cè)著第五代計(jì)算機(jī)將朝哪個(gè)方向發(fā)展，綜合起來(lái)大概有以下幾個(gè)研究方向：人工智能計(jì)算機(jī)超級(jí)計(jì)算機(jī)激光計(jì)算機(jī)超導(dǎo)計(jì)算機(jī)生物晶體計(jì)算機(jī)（DNA計(jì)算機(jī)）量子計(jì)算機(jī)5嵌入式系統(tǒng)和嵌入式系統(tǒng)和ARM 嵌入式計(jì)算機(jī)一般是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟件、硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個(gè)部分組成，用于實(shí)現(xiàn)對(duì)其他設(shè)備的控制、監(jiān)視或管理等功能。ARM是一種由英國(guó)劍橋ARM公司設(shè)計(jì)的基于RISC的微處理器和微控制器序列。1.3.2性能指標(biāo) 主頻

17、主頻 主頻或時(shí)鐘周期是計(jì)算機(jī)的主要性能指標(biāo)之一，它在很大程度上決定了計(jì)算機(jī)的運(yùn)行速度。主頻越高，CPU的工作節(jié)拍就越快，運(yùn)算速度就越高。主頻的計(jì)量單位一般為兆赫茲（MHz）。運(yùn)算速度運(yùn)算速度 運(yùn)算速度是計(jì)算機(jī)工作能力和生產(chǎn)效率的主要表征，它取決于在給定的時(shí)間內(nèi)，處理器所能處理的數(shù)據(jù)量和處理器的時(shí)鐘頻率。通常用每秒執(zhí)行指令的條數(shù)來(lái)表示，其計(jì)量單位為MIPS（百萬(wàn)條指令每秒）和MFLOPS（百萬(wàn)次浮點(diǎn)運(yùn)算每秒）。運(yùn)算精度運(yùn)算精度 運(yùn)算精度通常以計(jì)算機(jī)處理信息時(shí)能直接處理的二進(jìn)制信息位數(shù)來(lái)定義。這個(gè)位數(shù)通常與計(jì)算機(jī)CPU中存儲(chǔ)數(shù)據(jù)的寄存器的位數(shù)相同，位數(shù)越多，精度越高。參與運(yùn)算數(shù)的基本位數(shù)通常用基本

18、字長(zhǎng)表示，因此，字長(zhǎng)也在一定情況下標(biāo)志著計(jì)算精度。早期的微型計(jì)算機(jī)字長(zhǎng)多為4位、8位和16位，現(xiàn)在多以32位和64位為主。存儲(chǔ)容量存儲(chǔ)容量 主存容量是衡量計(jì)算機(jī)的性能指標(biāo)之一，主存的容量越大，可存儲(chǔ)的數(shù)據(jù)和程序就越多，與外存儲(chǔ)器的信息交換次數(shù)越少，系統(tǒng)的效率就越高。以字為單位的計(jì)算機(jī)常用字?jǐn)?shù)乘以字長(zhǎng)表示主存容量，如4K16位。以字節(jié)為單位的計(jì)算機(jī)則以字節(jié)數(shù)表示主存容量，如32KB。存取周期存取周期 主存進(jìn)行一次完整的讀/寫操作所需的時(shí)間，即主存進(jìn)行連續(xù)讀/寫操作所允許的最短時(shí)間間隔，叫存取周期。顯然，存取周期愈小，表明從主存存取信息的時(shí)間愈短，計(jì)算機(jī)系統(tǒng)性能愈高。 系統(tǒng)配置系統(tǒng)配置 硬件配置主

19、要指外部設(shè)備的配置情況，包括系統(tǒng)允許配置外設(shè)的最大數(shù)量、種類及輸入輸出能力，基本配置外設(shè)的種類、數(shù)量及性能等等。軟件配置主要指操作系統(tǒng)的種類、版本，它表明其功能的強(qiáng)弱。另外，系統(tǒng)配置的工具軟件及其他支持軟件和應(yīng)用軟件的種類等都是軟件配置應(yīng)考慮的因素。RASIS特性特性 可靠性(Reliabilityr)、可用性(Availability)、可維性(Serviceability)、完整性(Integrality)和安全性(Seurity)統(tǒng)稱RASIS特性，它們是衡量計(jì)算機(jī)系統(tǒng)性能的五大功能特性。兼容性兼容性 兼容性(Compatibility)是指一個(gè)系統(tǒng)的硬件或軟件與另一個(gè)系統(tǒng)或多種系統(tǒng)的硬

20、件或軟件的兼容能力，系指系統(tǒng)間某些方面具有的并存性，意即兩個(gè)系統(tǒng)之間存在一定程度的通用性。功耗功耗 隨著芯片上邏輯密度和時(shí)鐘速度的提高，芯片消耗的功率密度（瓦/cm2）也隨之提高。高密、高速芯片的散熱困難已成為一個(gè)重要的設(shè)計(jì)問題。性能價(jià)格比性能價(jià)格比 性能是指機(jī)器硬件和軟件的各種性能。價(jià)格指整個(gè)系統(tǒng)的價(jià)格。顯然，性能價(jià)格的比值愈大越好。除上述性能指標(biāo)外，還有其他的性能指標(biāo)。 1.4 計(jì)算機(jī)的基本組成計(jì)算機(jī)的基本組成 計(jì)算機(jī)系統(tǒng)由硬件和軟件兩部分組成。硬件是構(gòu)成計(jì)算機(jī)系統(tǒng)的設(shè)備實(shí)體，它包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五大部件。軟件是各類程序和文件，它包括系統(tǒng)軟件和應(yīng)用軟件。只有硬

21、件與軟件有機(jī)地組合才能構(gòu)成一個(gè)實(shí)用的計(jì)算機(jī)系統(tǒng)。 1.4.1 馮諾依曼體系結(jié)構(gòu) 馮諾依曼計(jì)算機(jī)的特點(diǎn)可以歸納如下：計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備等五大部件組成。五大部件的功能是：存儲(chǔ)器能存放數(shù)據(jù)、指令，并能區(qū)分它們；控制器能自動(dòng)執(zhí)行指令；運(yùn)算器能進(jìn)行加、減、乘、除等基本運(yùn)算及附加操作；操作人員可以通過輸入、輸出設(shè)備和主機(jī)進(jìn)行通信。計(jì)算機(jī)內(nèi)部采用二進(jìn)制表示指令和數(shù)據(jù)。每條指令一般具有一個(gè)操作碼和一個(gè)地址碼，其中操作碼表示運(yùn)算性質(zhì)，地址碼指出操作數(shù)在存儲(chǔ)器中的位置，由一串指令組成程序。計(jì)算機(jī)工作采用存儲(chǔ)程序方式工作。它意味著事先編制好程序，將程序和數(shù)據(jù)存入主存儲(chǔ)器中，計(jì)算機(jī)在運(yùn)

22、行程序時(shí)就自動(dòng)地、連續(xù)地從存儲(chǔ)器中取出指令、分析指令并執(zhí)行指令，而無(wú)需人工干預(yù)。經(jīng)典的馮諾依曼計(jì)算機(jī)以運(yùn)算器為中心，其結(jié)構(gòu)圖如圖1-7所示。圖中實(shí)線為數(shù)據(jù)線，虛線為控制線和反饋線。 圖1-7 經(jīng)典的馮諾依曼計(jì)算機(jī)結(jié)構(gòu)1.4.2 現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu) 圖1-8 現(xiàn)代計(jì)算機(jī)結(jié)構(gòu) 現(xiàn)代計(jì)算機(jī)已轉(zhuǎn)為以存儲(chǔ)器為中心，如圖1-8所示 。在現(xiàn)代計(jì)算機(jī)中，運(yùn)算器與控制器被封裝在一起，稱為中央處理單元CPU，CPU是計(jì)算機(jī)硬件的核心。CPU和主存一起稱為主機(jī)。外存和輸入、輸出設(shè)備一起統(tǒng)稱為外部設(shè)備或外圍設(shè)備?，F(xiàn)代計(jì)算機(jī)可以認(rèn)為由CPU、存儲(chǔ)和I/O三大子系統(tǒng)組成。1.CPU子系統(tǒng)子系統(tǒng) CPU由三個(gè)組成部分：算術(shù)

23、邏輯單元ALU、控制單元和寄存器組。如圖1-9所示?？刂茊卧狝LU寄存器地址總線 數(shù)據(jù)總線控制總線信號(hào)控制信號(hào)控制信號(hào)指令操作數(shù)結(jié)果R3R1R2IRPC控制單元ALU寄存器地址總線 數(shù)據(jù)總線控制總線信號(hào)控制信號(hào)控制信號(hào)指令操作數(shù)結(jié)果R3R1R2IRPC圖1-9 CPU內(nèi)部組成圖1）算術(shù)邏輯單元）算術(shù)邏輯單元ALU ALU是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的部件。ALU從CPU的寄存器部分取得操作數(shù)，然后將運(yùn)算結(jié)果再存回到寄存器部分。2）寄存器（）寄存器（Register）組）組 寄存器是用于臨時(shí)存放數(shù)據(jù)的高速存儲(chǔ)設(shè)備，CPU的高速運(yùn)算離不開多個(gè)寄存器。主要寄存器有：數(shù)據(jù)寄存器DR、程序計(jì)數(shù)器PC和指令寄

24、存器IR。3）控制單元）控制單元 控制單元（Control Unit）是計(jì)算機(jī)的管理機(jī)構(gòu)和指揮中心，它協(xié)調(diào)計(jì)算機(jī)的各部件自動(dòng)地工作。 2.存儲(chǔ)子系統(tǒng)存儲(chǔ)子系統(tǒng) 目前，存儲(chǔ)系統(tǒng)常分為三級(jí)，如圖1-10所示。CPU能按存儲(chǔ)單元地址直接訪問主存。增加高速緩沖存儲(chǔ)器（Cache）的目的是為了提高速度，解決CPU與主存之間速度不匹配的矛盾。增加輔存的目的是彌補(bǔ)主存容量的不足。 CPUCache主存(內(nèi)存)輔存(外存)CPUCache主存(內(nèi)存)輔存(外存)圖1-10 三級(jí)存儲(chǔ)體系1）主存）主存 主存的最基本構(gòu)成是存儲(chǔ)元件，它能存儲(chǔ)一位二進(jìn)制信息。若干存儲(chǔ)元件按一定拓?fù)浣Y(jié)構(gòu)排列構(gòu)成存儲(chǔ)單元或字。一個(gè)字可以

25、是8位、16位、32位或64位。如果字是8位二進(jìn)制信息，則將其稱為一個(gè)字節(jié)。目前，用來(lái)度量主存容量的單位主要有千字節(jié)（KB）、兆字節(jié)（MB）、吉字節(jié)（GB）、太字節(jié)（TB）和皮字節(jié)（PB）。 主存的邏輯結(jié)構(gòu)如圖1-11所示，它由存儲(chǔ)體和外圍電路組成。 地址譯碼器存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)體地址寄存器MAR數(shù)據(jù)寄存器MDR存儲(chǔ)控制線路ABCPU來(lái)的地址DBCPUR/W000001111地址譯碼器存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)體地址寄存器MAR數(shù)據(jù)寄存器MDR存儲(chǔ)控制線路ABCPU來(lái)的地址DBCPUR/W000001111圖1-11 主存儲(chǔ)器的組成2）高速緩沖存儲(chǔ)器）高速緩沖存儲(chǔ)器Cache 高速緩沖存儲(chǔ)器的存取

26、速度比主存快，但比CPU內(nèi)部的寄存器慢。高速緩沖存儲(chǔ)器的容量較小，且常被置于CPU與主存之間，用于提高處理速度。3）輔存）輔存 輔存用來(lái)存放暫時(shí)不執(zhí)行的程序和數(shù)據(jù)，起支援主存的作用。它不能與CPU直接交換信息，只能與主存成批交換信息。 輔存的最大特點(diǎn)是存儲(chǔ)容量大、可靠性高、每位價(jià)格低，在脫機(jī)的情況下能永久地保存信息，但其存取速度慢。輔存分為磁表面存儲(chǔ)器和光存儲(chǔ)器。 3.I/O子系統(tǒng)子系統(tǒng)輸入設(shè)備的作用是將參加運(yùn)算的數(shù)據(jù)和程序送入計(jì)算機(jī)，并將它們轉(zhuǎn)換成計(jì)算機(jī)能識(shí)別的信息。常見的輸入設(shè)備有鍵盤、鼠標(biāo)、掃描儀、攝像機(jī)等。輸出設(shè)備是將計(jì)算機(jī)處理的結(jié)果轉(zhuǎn)化為人或其他設(shè)備所能識(shí)別或接收的信息形式的裝置。常

27、見的輸出設(shè)備有顯示器、打印機(jī)、繪圖機(jī)等。I/O設(shè)備需通過接口與CPU和存儲(chǔ)器連接。IOI/O控制部件CPUMIOI/O控制部件CPUM圖1-12 I/O部件邏輯框圖4.總線總線總線是連接計(jì)算機(jī)各部分之間進(jìn)行信息傳送的一組公共傳輸線，它將上述各大部件連接構(gòu)成一個(gè)有機(jī)的整體，如圖1-13所示。系統(tǒng)總線通常包括三組：地址總線、數(shù)據(jù)總線和控制總線。 控制單元ALUR1R2R3IRPCCPU輸入/輸出設(shè)備輸入/輸出設(shè)備主存地址總線數(shù)據(jù)總線控制總線控制單元ALUR1R2R3IRPCCPU控制單元ALUR1R2R3IRPCCPU輸入/輸出設(shè)備輸入/輸出設(shè)備主存地址總線數(shù)據(jù)總線控制總線圖1-13 以總線連接的

28、計(jì)算機(jī)框圖1.4.3 計(jì)算機(jī)的工作過程 1指令執(zhí)行過程指令執(zhí)行過程取指令：CPU根據(jù)程序計(jì)數(shù)器PC的內(nèi)容，將下一條即將要執(zhí)行的指令從主存復(fù)制到指令寄存器中。復(fù)制完成后，程序計(jì)數(shù)器PC的內(nèi)容自動(dòng)加1，指向下一條指令。譯碼：指令取到IR后，由控制部件進(jìn)行譯碼，確定是什么類型的指令。執(zhí)行指令：根據(jù)指令譯碼的結(jié)果，控制單元向有關(guān)的功能部件發(fā)送為執(zhí)行該指令所需要的一切控制信號(hào)，以正確執(zhí)行該指令。 開始取指令譯碼執(zhí)行指令結(jié)束更多指令是否開始取指令取指令譯碼譯碼執(zhí)行指令結(jié)束更多指令是否圖1-14 指令執(zhí)行過程2計(jì)算機(jī)工作過程計(jì)算機(jī)工作過程 設(shè)有一臺(tái)計(jì)算機(jī)，其基本字長(zhǎng)為32位，通用寄存器有16個(gè)（需要4位二進(jìn)制尋址），指令操作碼為8位，存儲(chǔ)單元地址為20位，為書寫方便采用十六進(jìn)制代碼，其部分指令如下表所示。 指令名指令名稱稱記憶符記憶符OP第一地址第一地址第二地址第二地址功能說明功能說明取數(shù)LDR01R1D2R1M（D2）存數(shù)STR02R1D2M（D2）R1加法ADD03R1D2R1 R1M（D