3-3章-邏輯門電路(MOS).課件

1、3 邏輯門電路邏輯門電路3.5 TTL邏輯門電路邏輯門電路3.4 類類NMOS和和BiMOS邏輯門電路邏輯門電路3.1 邏輯門電路簡(jiǎn)介邏輯門電路簡(jiǎn)介3.7 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題3.3 CMOS邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)3.8 邏輯門使用中的幾個(gè)實(shí)際問(wèn)題邏輯門使用中的幾個(gè)實(shí)際問(wèn)題3.2 基本基本CMOS邏輯門電路邏輯門電路3.1 邏輯門電路簡(jiǎn)介邏輯門電路簡(jiǎn)介3.1.1 各種邏輯門電路系列簡(jiǎn)介各種邏輯門電路系列簡(jiǎn)介3.1.2 開(kāi)關(guān)電路開(kāi)關(guān)電路1 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和常用邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和常用邏輯運(yùn)算的單元電

2、路。2、 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 各種邏輯門電路系列簡(jiǎn)介各種邏輯門電路系列簡(jiǎn)介BiCMOS門電路門電路3.1 邏輯門電路簡(jiǎn)介邏輯門電路簡(jiǎn)介3.1.1 各種邏輯門電路系列簡(jiǎn)介各種邏輯門電路系列簡(jiǎn)介3.1.2 開(kāi)關(guān)電路開(kāi)關(guān)電路1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 40004000系列系列74HC 74HCT74VHC 74VHCT速

3、度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74AUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介邏輯變量取值邏輯變量取值0或或1，對(duì)應(yīng)電路中電子器件的，對(duì)應(yīng)電路中

4、電子器件的“閉合閉合”與與“斷開(kāi)斷開(kāi)”。3.1.2 開(kāi)關(guān)電路開(kāi)關(guān)電路vO=VCC R VCC vO=0 VCC R S S (a) 輸出邏輯輸出邏輯1 (b) 輸出邏輯輸出邏輯0MOS管或管或BJT管可以作為開(kāi)關(guān)。管可以作為開(kāi)關(guān)。3.2 基本基本CMOS邏輯門電路邏輯門電路3.2.1 MOS管及其開(kāi)關(guān)特性管及其開(kāi)關(guān)特性3.2.2 CMOS反相器反相器3.2.3 其他基本其他基本CMOS邏輯門電路邏輯門電路3.2.4 CMOS傳輸門傳輸門N N溝道溝道P P溝道溝道增強(qiáng)型增強(qiáng)型耗盡型耗盡型N N溝道溝道P P溝道溝道N N溝道溝道P P溝道溝道（耗盡型）（耗盡型）FETFET場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管JF

5、ETJFET結(jié)型結(jié)型MOSFETMOSFET絕緣柵型絕緣柵型(IGFET)(IGFET)Field Effect Transistor簡(jiǎn)稱簡(jiǎn)稱FET簡(jiǎn)稱簡(jiǎn)稱MOS3. 2. 1 MOS 管及其開(kāi)關(guān)特性管及其開(kāi)關(guān)特性MOSFET（Mental Oxide Semiconductor） 金屬金屬 氧化物氧化物 半導(dǎo)體半導(dǎo)體場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管CMOSCMOS：NMOS、PMOS兩種管子組成的電路稱為互補(bǔ)兩種管子組成的電路稱為互補(bǔ)MOS 或或COMS。1. 結(jié)構(gòu)和特性結(jié)構(gòu)和特性：(1) N 溝道溝道 柵極柵極 G漏極漏極 DB 源極源極 S3V4V5VuGS = 6ViD /mA42643210uGS

6、/ViD /mA43210246810uDS /V可可變變電電阻阻區(qū)區(qū)恒流區(qū)恒流區(qū)UTNiD開(kāi)啟電壓開(kāi)啟電壓UTN = 2 V+ +- -uGS+ +- -uDS襯襯底底漏極特性漏極特性轉(zhuǎn)移特性轉(zhuǎn)移特性u(píng)DS = 6V截止區(qū)截止區(qū)P 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管管與與 N 溝道有對(duì)偶關(guān)系。溝道有對(duì)偶關(guān)系。 (2) P 溝道溝道 柵極柵極 G漏極漏極 DB 源極源極 SiD+ +- -uGS+ +- -uDS襯襯底底iD /mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3V- 4V- 5VuGS = - 6V-1-2-3-4-6uGS /VuDS /V可可變變電電阻阻

7、區(qū)區(qū)恒流區(qū)恒流區(qū) 漏極特性漏極特性 轉(zhuǎn)移特性轉(zhuǎn)移特性截止區(qū)截止區(qū)UTPuDS = - 6V開(kāi)啟電壓開(kāi)啟電壓UTP = - 2 V參考方向參考方向2. MOS管的開(kāi)關(guān)作用：管的開(kāi)關(guān)作用：TNIUu DDOHOVUu V0OLO Uu(1) N 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管管+VDD+10VRD20 k BGDSuIuO+VDD+10VRD20 k GDSuIuOTNIUu 開(kāi)啟電壓開(kāi)啟電壓UTN = 2 ViD+VDD+10VRD20 k GDSuIuORONRDTPIUu DDOLO VUu V0OLO Uu(2) P 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管管-VDD-10VRD20 k BGD

8、SuIuO-VDD-10VRD20 k GDSuIuOTPIUu 開(kāi)啟電壓開(kāi)啟電壓UTP = 2 V-VDD-10VRD20 k GDSuIuOiD2. MOS管的開(kāi)關(guān)作用：管的開(kāi)關(guān)作用：3.2.2 CMOS 反相器反相器1.工作原理工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0 V 0V 5V截止截止導(dǎo)通導(dǎo)通 5V5 V5V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( AL 第一，第一，vI是高電平還是低電平是高

9、電平還是低電平 ，TN和和TP中總是一中總是一個(gè)導(dǎo)通而另一個(gè)截止。個(gè)導(dǎo)通而另一個(gè)截止。CMOS反相器的靜態(tài)功耗幾反相器的靜態(tài)功耗幾乎為零。乎為零。 第二，第二，MOS管導(dǎo)通電阻低，截止電阻高。使充、管導(dǎo)通電阻低，截止電阻高。使充、放電時(shí)間常數(shù)小，開(kāi)關(guān)速度更快，具有更強(qiáng)的帶負(fù)放電時(shí)間常數(shù)小，開(kāi)關(guān)速度更快，具有更強(qiáng)的帶負(fù)載能力。載能力。 第三，第三，MOS管的，管的，IG0，輸入電阻高。，輸入電阻高。 理論上可理論上可以帶任意同類門，但負(fù)載門輸入雜散電容會(huì)影響開(kāi)以帶任意同類門，但負(fù)載門輸入雜散電容會(huì)影響開(kāi)關(guān)速度。關(guān)速度。 CMOS反相器的重要特點(diǎn)：反相器的重要特點(diǎn)：CMOS非門電壓傳輸特性非門電壓

10、傳輸特性CMOS非門電流傳輸特性非門電流傳輸特性 CMOS反相器的傳輸特性接近理想開(kāi)關(guān)特性，反相器的傳輸特性接近理想開(kāi)關(guān)特性， 因而其因而其噪聲容限大，抗干擾能力強(qiáng)。噪聲容限大，抗干擾能力強(qiáng)。2.電壓傳輸特性和電流傳輸特性電壓傳輸特性和電流傳輸特性3. 邏輯電平（邏輯電平（輸入、輸出邏輯電平輸入、輸出邏輯電平 ）電壓范圍與邏輯電平的關(guān)系電壓范圍與邏輯電平的關(guān)系電壓電壓二值邏輯二值邏輯電平電平3.55v1H（高電平）（高電平）01.5v0L（低電平）（低電平）AL(Transfer characteristic )05VIN /VVOUT/V5VIHminVILmax輸入高電平輸入高電平輸入低電

11、平輸入低電平無(wú)定義無(wú)定義輸出高電平輸出高電平05VIN /VVOUT/V5VIHminVILmaxVOHminVOLmax輸出低電平輸出低電平輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出低電平的上限值輸出低電平的上限值 VOH(max)無(wú)定義無(wú)定義導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間tPHL從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間截止延遲時(shí)間tPLH從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的從輸入波形

12、下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。中點(diǎn)所經(jīng)歷的時(shí)間。2PHLPLHpdttt與非門的傳輸延遲時(shí)間與非門的傳輸延遲時(shí)間tpd： tPHLtPLHVoVi4.工作速度：工作速度： 兩種狀態(tài)之間轉(zhuǎn)換平均時(shí)間兩種狀態(tài)之間轉(zhuǎn)換平均時(shí)間10ns。A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1. CMOS 與與非門非門vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工

13、作原理VTN = 2 VVTP = 2 V0V5VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3.2.3 其他基本其他基本CMOS 邏輯門電路邏輯門電路ABABL 或非門或非門BAL 2.CMOS 或或非門非門+VDD+5VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通10000V5VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端

14、增加有什么問(wèn)題輸入端增加有什么問(wèn)題?AB3.2.3 其他基本其他基本CMOS 邏輯門電路邏輯門電路例例3.2.1：分析分析CMOS電路，說(shuō)明其邏輯功能。電路，說(shuō)明其邏輯功能。BA BABAXBAL BABA BA =A B 異或門電路異或門電路3.2.3 其他基本其他基本CMOS 邏輯門電路邏輯門電路 1.工作原理：工作原理：（設(shè)兩管的開(kāi)啟電壓（設(shè)兩管的開(kāi)啟電壓VTN=|=|VTP| |）（1 1）當(dāng)當(dāng)C接高電平接高電平VDD， 接低電平接低電平0 0V時(shí)，若時(shí)，若Vi在在0 0VVDD的范的范圍變化，至少有一管導(dǎo)通，圍變化，至少有一管導(dǎo)通，相當(dāng)于一閉合開(kāi)關(guān)相當(dāng)于一閉合開(kāi)關(guān)，將輸入傳到，將輸入

15、傳到輸出，即輸出，即Vo= =Vi。C（2 2）當(dāng)當(dāng)C接低電平接低電平0 0V， 接高電平接高電平VDD，Vi在在0 0VVDD的范圍變的范圍變化時(shí)，化時(shí)，TN和和TP都截止，輸出呈高阻狀態(tài)，都截止，輸出呈高阻狀態(tài)，相當(dāng)于開(kāi)關(guān)斷開(kāi)相當(dāng)于開(kāi)關(guān)斷開(kāi)。C3.2.4 CMOS傳輸門傳輸門(雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) 電路電路I / Oo/ IC(1) 傳輸門組成的異或門傳輸門組成的異或門B=0TG1斷開(kāi)斷開(kāi), TG2導(dǎo)通導(dǎo)通 L=AB=12. 傳輸門的應(yīng)用傳輸門的應(yīng)用TG1導(dǎo)通導(dǎo)通, TG2斷開(kāi)斷開(kāi) L=AB BA AL L (2) 傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C = 0， TG1通，

16、通，TG2斷開(kāi)，斷開(kāi)，L=A;C = 1， TG1斷開(kāi)，斷開(kāi)，TG2通，通，L=B。3.2.4 CMOS傳輸門傳輸門(雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) 1 1. CMOS漏極開(kāi)路門漏極開(kāi)路門OD3.3.2 CMOS漏極開(kāi)路（漏極開(kāi)路（OD）門和三態(tài)輸出門電路）門和三態(tài)輸出門電路D C B A TP2 0 TN2 與非門 G1 TP1 TN1 VDD VDD 1 與非門 G2 1 1）線與）線與: :在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用，在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用， 以實(shí)現(xiàn)以實(shí)現(xiàn)與與邏輯，稱為邏輯，稱為線與線與。CDABL 在圖中的情況下，電源到在圖中的情況下，電源到地之

17、間產(chǎn)生低阻通路，大電流地之間產(chǎn)生低阻通路，大電流可導(dǎo)致器件損毀，且無(wú)法確定可導(dǎo)致器件損毀，且無(wú)法確定輸出是高電平還是低電平。輸出是高電平還是低電平。常規(guī)的門電路是不允許輸出端常規(guī)的門電路是不允許輸出端直接相連實(shí)現(xiàn)與功能。直接相連實(shí)現(xiàn)與功能。 低阻通路大電流燒毀低阻通路大電流燒毀MOS管。管。L B A 與非門 G1 TP1 TN1 VDD 1 2 2）漏極開(kāi)路門）漏極開(kāi)路門ODOD的結(jié)構(gòu)與邏輯符號(hào)的結(jié)構(gòu)與邏輯符號(hào)(c)(c) 可以實(shí)現(xiàn)線與功能可以實(shí)現(xiàn)線與功能; ;CDAB (b)(b)與非邏輯不變與非邏輯不變(a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;B A L 開(kāi)路輸出

18、 漏極 電路電路A B L 邏輯符號(hào)邏輯符號(hào)RP VDD L B A 與非門 G1 RP VDD L D C B A 與非門 G1 與非門 G2 C D RP VDD L A B CDABL輸出連接輸出連接3) 上拉電阻上拉電阻Rp計(jì)算計(jì)算 上拉電阻上拉電阻Rp取值的合理性影響門電路的開(kāi)關(guān)速度，功取值的合理性影響門電路的開(kāi)關(guān)速度，功耗，帶負(fù)載能力等參數(shù)，需綜合考慮這幾方面因素。耗，帶負(fù)載能力等參數(shù)，需綜合考慮這幾方面因素。IL(total)OLOLDDpIIVVR(max)(max)(min) IH(total)OH(total)IHDDpIIVVR(min)(max) 當(dāng)當(dāng)VO=VOL+V

19、DDIILRPnmk110IIL（total)IOL（max)+V DDIILRPnmkIIH（total)I0H（total)當(dāng)當(dāng)VO=VOH（1 1）實(shí)現(xiàn)線與。）實(shí)現(xiàn)線與。 邏輯關(guān)系為邏輯關(guān)系為: :4 4）OCOC門主要有以下幾方面的應(yīng)用：門主要有以下幾方面的應(yīng)用：（2 2）實(shí)現(xiàn)電平轉(zhuǎn)換。）實(shí)現(xiàn)電平轉(zhuǎn)換。 如圖示，可使輸出高電平變?yōu)槿鐖D示，可使輸出高電平變?yōu)?0V10V。（3 3）用做驅(qū)動(dòng)器。）用做驅(qū)動(dòng)器。如圖是用來(lái)驅(qū)動(dòng)發(fā)光二極管的電路。如圖是用來(lái)驅(qū)動(dòng)發(fā)光二極管的電路。CDABLLL21VDD L A EN B C TP TN 2.三態(tài)三態(tài)(TSL)輸出門電路輸出門電路10011截止導(dǎo)通

20、111高阻 0 輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1邏輯功能：高電平有效的同相邏輯門0 1EN A L 當(dāng)當(dāng)EN=1=1時(shí)，時(shí)，TP2 2和和TN2 2同時(shí)導(dǎo)通，同時(shí)導(dǎo)通，為為正常的非門，輸出正常的非門，輸出 L=AL=A當(dāng)當(dāng)EN=0=0時(shí)，時(shí)，TP2 2和和TN2 2同時(shí)截止，輸出為同時(shí)截止，輸出為高阻狀態(tài)高阻狀態(tài)。所以，這是一個(gè)高電平有效的三態(tài)門。所以，這是一個(gè)高電平有效的三態(tài)門。（1 1）三態(tài)門的工作原理）三態(tài)門的工作原理三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線）組成單向總線實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。實(shí)現(xiàn)信號(hào)的

21、分時(shí)單向傳送。任何時(shí)刻只能有一個(gè)門的使能端為有效，其他門輸出高阻任何時(shí)刻只能有一個(gè)門的使能端為有效，其他門輸出高阻DADBDN數(shù)據(jù)總線數(shù)據(jù)總線100010001DG1G2GnENENEN （2）三態(tài)門的應(yīng)用）三態(tài)門的應(yīng)用（b）組成雙向總線）組成雙向總線實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。（2）三態(tài)門的應(yīng)用）三態(tài)門的應(yīng)用三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（1）EN = 0，從總線讀取數(shù)據(jù)，從總線讀取數(shù)據(jù);（2）EN= 1， 向總線傳輸數(shù)據(jù)。向總線傳輸數(shù)據(jù)。3.3.3 CMOS邏輯門的主要參數(shù)邏輯門的主要參數(shù)1CMOS邏輯門電路的系列邏輯門

22、電路的系列（1）基本的）基本的CMOS4000系列。系列。（2）高速的）高速的CMOS74HC系列。系列。（3）與）與TTL兼容的高速兼容的高速CMOS74HCT系列。系列。（4）與）與TTL兼容的新系列兼容的新系列BiMOS系列。系列。2 2CMOS邏輯門電路主要參數(shù)的特點(diǎn)邏輯門電路主要參數(shù)的特點(diǎn)（1 1）VOH（min）=0.9=0.9VDD； VOL（max）=0.01=0.01VDD。所以所以CMOS門電路的邏輯擺幅（即高低電平之差）較大。門電路的邏輯擺幅（即高低電平之差）較大。（2 2）閾值電壓）閾值電壓Vth約為約為VDD/2/2。（3 3）CMOS非門的關(guān)門電平非門的關(guān)門電平VO

23、FF為為0.450.45VDD，開(kāi)門電平，開(kāi)門電平VON為為0.550.55VDD。因此，其高、低電平噪聲容限均達(dá)因此，其高、低電平噪聲容限均達(dá)0.450.45VDD。（4 4）CMOS電路的功耗很小，一般小于電路的功耗很小，一般小于1 mW/門；門；（5 5）因）因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)5050。3.3.3 CMOS邏輯門電路的重要參數(shù)邏輯門電路的重要參數(shù)1. 輸入和輸出的高、低電平輸入和輸出的高、低電平輸出高電平的下限值輸出高電平的下限值VOH(min)輸入低電平的上限值輸入低電平的上限值VIL(max)輸入高電平的

24、下限值輸入高電平的下限值VIL(min)輸出低電平的上限值輸出低電平的上限值VOH(max)輸出高電平+VDD VOH(min)VOL(max ) 0 G1門vO范圍 vO 輸出低電平 輸入高電平VIH(min) VIL(max) +VDD 0 G2門vI范圍 輸入低電平 vI vO vI 驅(qū)動(dòng)門 G1 負(fù)載門G2 門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。2噪聲容限（抗干擾能力）噪聲容限（抗干擾能力）高電平電壓“0”2.4V0.4V3.6V的范圍“1”0VV的范圍低電平電壓o 同樣，它的輸入高低電平也有一個(gè)范圍，即在保證輸出電平不變的條件同樣

25、，它的輸入高低電平也有一個(gè)范圍，即在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。稱為下，輸入電平允許波動(dòng)的范圍。稱為噪聲容限噪聲容限。噪聲容限表示門電路的抗。噪聲容限表示門電路的抗干擾能力。干擾能力。低電平噪聲容限低電平噪聲容限 VNL VIL(max) - -VOL（max）0.80.8V-0.4-0.4V0.40.4V高電平噪聲容限高電平噪聲容限 VNHVOH（min）- -VIH(min)2.42.4V-2.0-2.0V0.40.4V 驅(qū)動(dòng)門 vo負(fù)載門 vI 噪聲 1 輸出 1 輸入 +VDD VNH VOH(min) VIH(min) VNL VOL(max) VIL(max)

26、 +VDD 0 0 G1門 vO范圍 G2門 vI范圍 vO vI 0 輸出 0 輸入 mA1V5ODDIV mA02. 0V5ODDIV mA02. 0V5ODDIV mA1 . 0V3 . 3ODDIV mA1 . 0V8 . 1ODDIV400074HC74HCT74LVC74AUC類型類型參數(shù)參數(shù)/單位單位VIL(max) /V1.01.50.80.80.6VOL(max) /V0.050.10.10.20.2VIH(min) /V4.03.52.02.01.2VOH(min) /V4.954.94.93.11.7高電平噪聲容限高電平噪聲容限(VNH/V)0.951.42.91.10.

27、5低電平噪聲容限低電平噪聲容限(VNL/V)0.951.40.70.60.4輸入和輸出的高、低電平輸入和輸出的高、低電平類型類型參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間 傳輸延遲時(shí)間是表征傳輸延遲時(shí)間是表征門電路門電路開(kāi)關(guān)速度開(kāi)關(guān)速度的參數(shù)，的參數(shù)，它說(shuō)明門電路在輸入脈沖它說(shuō)明門電路在輸入脈沖波形的作用下，其輸出波波形的作用下，其輸出波形相對(duì)于輸入波形延遲了形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出 50

28、% 90% 50% 10% tPLH tf tr 輸入 50% 50% 10% 90% ttt PLHPHLpd2CMOSCMOS門電路輸出互補(bǔ)對(duì)稱：門電路輸出互補(bǔ)對(duì)稱： 1)灌電流負(fù)載灌電流負(fù)載:負(fù)載輸入低電平負(fù)載輸入低電平扇入數(shù)：扇入數(shù)：輸入端的個(gè)數(shù)。扇出數(shù)：扇出數(shù)：正常工作的情況下，帶同類型門的個(gè)數(shù)。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引將增加，同時(shí)也將引起輸出低電壓起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)的升高。當(dāng)輸出為低電平，并且保證不超過(guò) 輸出低電平的上限值。輸出低電平的上限值。4 扇入數(shù)與扇出數(shù)（帶負(fù)載能力）扇入數(shù)

29、與扇出數(shù)（帶負(fù)載能力）IOL IIL IIL 高電平高電平扇出數(shù)扇出數(shù):)(I)(IN負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOH IOH :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH :負(fù)載門的輸入電流為。負(fù)載門的輸入電流為。2)拉電流負(fù)載拉電流負(fù)載:負(fù)載輸入高電平負(fù)載輸入高電平扇入數(shù)：扇入數(shù)：輸入端的個(gè)數(shù)。扇出數(shù)：扇出數(shù)：正常工作的情況下，帶同類型門的個(gè)數(shù)。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉拉電流電流IOH將增加，同時(shí)也將引將增加，同時(shí)也將引起輸出起輸出高高電壓電壓VOH的的降低降低。當(dāng)輸出為。當(dāng)輸出為高高電平，并且保證不超過(guò)電平，并且保證不超過(guò) 輸出輸出高高電

30、平的電平的下下限值。限值。4 扇入數(shù)與扇出數(shù)（帶負(fù)載能力）扇入數(shù)與扇出數(shù)（帶負(fù)載能力）IOH IIH IIH )(I)(IN負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOH 高電平扇出數(shù)高電平扇出數(shù):IOH :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH :負(fù)載門的輸入電流為。負(fù)載門的輸入電流為。1.1.MOSMOS集成電路分為集成電路分為PMOSPMOS、NMOSNMOS和和CMOSCMOS。 2.2.NMOSNMOS比比PMOSPMOS速度快。速度快。 3.3.CMOSCMOS有靜態(tài)功耗低、抗干擾能力強(qiáng)等諸多優(yōu)點(diǎn)成為主流有靜態(tài)功耗低、抗干擾能力強(qiáng)等諸多優(yōu)點(diǎn)成為主流器件。但器件。但CMOSCMOS電路