設(shè)計(jì)性實(shí)驗(yàn)任務(wù)書(shū)

1、題目專(zhuān)業(yè)名稱(chēng)班級(jí)學(xué)號(hào)學(xué)生姓名201年月日數(shù)字時(shí)鐘設(shè)計(jì)性實(shí)驗(yàn)任務(wù)書(shū)一、設(shè)計(jì)性實(shí)驗(yàn)?zāi)康模涸贛AX-PLUS II軟件平臺(tái)上，熟練運(yùn)用VHDL硬件描述語(yǔ)言，完成數(shù)字時(shí)鐘的文本輸入或原理圖輸入、編譯、綜合、仿真，利用EDA實(shí)驗(yàn)箱，實(shí)現(xiàn)數(shù)字時(shí)鐘的硬件實(shí)現(xiàn)。二、設(shè)計(jì)性實(shí)驗(yàn)說(shuō)明：1、數(shù)字時(shí)鐘電路主要由：分頻器、掃描顯示譯碼器、六十進(jìn)制計(jì)數(shù)器（或由十進(jìn)制計(jì)數(shù)器與六進(jìn)制計(jì)數(shù)器組成），十二進(jìn)制計(jì)數(shù)器（或二十四進(jìn)制計(jì)數(shù)器）電路組成。整點(diǎn)報(bào)時(shí)電路（選做）；2、數(shù)字時(shí)鐘顯示由小時(shí)（十二或二十四進(jìn)制任選）、分鐘（六十進(jìn)制）、秒（六十進(jìn)制）組成；3、各模塊功能：（1）分頻器模塊：用來(lái)產(chǎn)生1Hz計(jì)時(shí)脈沖；（2）十二或二十四進(jìn)

2、制計(jì)數(shù)器模塊：對(duì)小時(shí)進(jìn)行計(jì)數(shù)；（3）六十進(jìn)制計(jì)數(shù)器模塊：對(duì)分秒進(jìn)行計(jì)數(shù)；（4）六進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分十位和秒十位進(jìn)行計(jì)數(shù)；（5）十進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分個(gè)位和秒個(gè)位進(jìn)行計(jì)數(shù)；（6）掃描顯示譯碼器模塊：完成對(duì)7字段數(shù)碼管顯示的控制；（7）整點(diǎn)報(bào)時(shí)模塊（選做）；三、實(shí)驗(yàn)箱給定硬件：1、系統(tǒng)時(shí)鐘脈沖信號(hào)為5MHz；2、CPLD/FPGA芯片型號(hào)：EPM7128SLC84-5、EPM1K30TC144-3、EPM1K100QC208-3（根據(jù)實(shí)驗(yàn)箱上的芯片型號(hào)選擇）；3、8個(gè)7字段共陰顯示數(shù)碼管（選用）；4、液晶顯示器1602（選用）；5、撥碼開(kāi)關(guān)、按鍵及鍵盤(pán)四、要求：1、精確顯示小時(shí)、分鐘、秒

3、；2、具有對(duì)時(shí)、分、秒置數(shù)功能（可以采用按鍵置數(shù)、撥碼開(kāi)關(guān)置數(shù)、脈沖置數(shù)或鍵盤(pán)直接置數(shù)）；3、顯示采用數(shù)碼管顯示或液晶顯示；4、整點(diǎn)報(bào)時(shí)（選做）；數(shù)字秒表設(shè)計(jì)性實(shí)驗(yàn)任務(wù)書(shū)一、設(shè)計(jì)性實(shí)驗(yàn)?zāi)康模涸贛AX-PLUS II軟件平臺(tái)上，熟練運(yùn)用VHDL硬件描述語(yǔ)言，完成數(shù)字時(shí)鐘的文本輸入或原理圖輸入、編譯、綜合、仿真，利用EDA實(shí)驗(yàn)箱，實(shí)現(xiàn)數(shù)字秒表的硬件實(shí)現(xiàn)。二、設(shè)計(jì)性實(shí)驗(yàn)說(shuō)明：1、數(shù)字秒表電路主要由：分頻器、掃描顯示譯碼器、六十進(jìn)制計(jì)數(shù)器（或由十進(jìn)制計(jì)數(shù)器與六進(jìn)制計(jì)數(shù)器組成），十二進(jìn)制計(jì)數(shù)器（或二十四進(jìn)制計(jì)數(shù)器）、一百進(jìn)制計(jì)數(shù)器電路組成；2、數(shù)字秒表顯示由小時(shí)（十二或二十四進(jìn)制任選）、分鐘（六十進(jìn)制）

4、、秒（六十進(jìn)制）、十分之一秒、百分之一秒組成；3、各模塊功能：（1）分頻器模塊：用來(lái)產(chǎn)生100Hz計(jì)時(shí)脈沖；（2）十二或二十四進(jìn)制計(jì)數(shù)器模塊：對(duì)小時(shí)進(jìn)行計(jì)數(shù)；（3）六十進(jìn)制計(jì)數(shù)器模塊：對(duì)分秒進(jìn)行計(jì)數(shù)；（4）六進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分十位和秒十位進(jìn)行計(jì)數(shù)；（5）十進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分個(gè)位、秒個(gè)位、十分之一秒、百分之一秒進(jìn)行計(jì)數(shù)；（6）掃描顯示譯碼器模塊：完成對(duì)7字段數(shù)碼管/液晶顯示的控制；（7）一百進(jìn)制計(jì)數(shù)器模塊：對(duì)十分之一秒和百分之一秒進(jìn)行計(jì)數(shù)；三、實(shí)驗(yàn)箱給定硬件：1、系統(tǒng)時(shí)鐘脈沖信號(hào)為10MHz；2、CPLD/FPGA芯片型號(hào)：EPM7128SLC84-5、EPM1K30TC144-3、

5、EPM1K100QC208-3（根據(jù)實(shí)驗(yàn)箱上的芯片型號(hào)選擇）；3、8個(gè)7字段共陰顯示數(shù)碼管（選用）；4、液晶顯示器1602（選用）；5、撥碼開(kāi)關(guān)、按鍵；四、要求：1、精確顯示小時(shí)、分鐘、秒、十分之一秒、百分之一秒；2、具有清零、啟動(dòng)、保持功能；3、顯示采用數(shù)碼管顯示或液晶顯示；數(shù)字萬(wàn)年歷設(shè)計(jì)性實(shí)驗(yàn)任務(wù)書(shū)一、設(shè)計(jì)性實(shí)驗(yàn)?zāi)康模涸贛AX-PLUS II軟件平臺(tái)上，熟練運(yùn)用VHDL硬件描述語(yǔ)言，完成數(shù)字時(shí)鐘的文本輸入或原理圖輸入、編譯、綜合、仿真，利用EDA實(shí)驗(yàn)箱，實(shí)現(xiàn)數(shù)字萬(wàn)年歷的硬件實(shí)現(xiàn)。二、設(shè)計(jì)性實(shí)驗(yàn)說(shuō)明：1、數(shù)字萬(wàn)年歷電路主要由：分頻器、掃描顯示譯碼器、六十進(jìn)制計(jì)數(shù)器（或由十進(jìn)制計(jì)數(shù)器與六進(jìn)制計(jì)

6、數(shù)器組成），十二進(jìn)制計(jì)數(shù)器（或二十四進(jìn)制計(jì)數(shù)器）、年、月、日電路組成。整點(diǎn)報(bào)時(shí)電路（選做）；2、數(shù)字萬(wàn)年歷顯示由小時(shí)（十二或二十四進(jìn)制任選）、分鐘（六十進(jìn)制）、秒（六十進(jìn)制）、年、月、日組成；3、各模塊功能：（1）分頻器模塊：用來(lái)產(chǎn)生1Hz計(jì)時(shí)脈沖；（2）十二或二十四進(jìn)制計(jì)數(shù)器模塊：對(duì)小時(shí)進(jìn)行計(jì)數(shù)；（3）六十進(jìn)制計(jì)數(shù)器模塊：對(duì)分秒進(jìn)行計(jì)數(shù)；（4）六進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分十位和秒十位進(jìn)行計(jì)數(shù)；（5）十進(jìn)制計(jì)數(shù)器模塊：分別對(duì)分個(gè)位和秒個(gè)位進(jìn)行計(jì)數(shù)；（6）掃描顯示譯碼器模塊：完成對(duì)7字段數(shù)碼管顯示的控制；（7）年、月、日模塊：年、月、日進(jìn)制計(jì)數(shù)（8）整點(diǎn)報(bào)時(shí)模塊（選做）；三、實(shí)驗(yàn)箱給定硬件：1、系統(tǒng)時(shí)鐘脈沖信號(hào)為5MHz；2、CPLD/FPGA芯片型號(hào)：EPM7128SLC84-5、EPM1K30TC144-3、EPM1K100QC208-3（根據(jù)實(shí)驗(yàn)箱上的芯片型號(hào)選擇）；3、8個(gè)7字段共陰顯示數(shù)碼管（選用）；4、液晶顯示器1602（選用）；5、撥碼開(kāi)關(guān)、按鍵及鍵盤(pán)四、要