Chap1EdaIntro

1、Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)1數(shù)字系統(tǒng)數(shù)字系統(tǒng)EDA技術(shù)技術(shù)陳章鑫Tel: 83207082E-mail: Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)2無(wú)處不在的數(shù)字技術(shù)無(wú)處不在的數(shù)字技術(shù)George Boole William Shockley Robert Noyce Gordon Moore Ross FreemanJohn Von Neuman Electronic

2、Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)3無(wú)處不在的數(shù)字技術(shù)無(wú)處不在的數(shù)字技術(shù)(Contd.)m 計(jì)算機(jī)計(jì)算機(jī) m 通信通信 m 雷達(dá)雷達(dá)m 衛(wèi)星電視衛(wèi)星電視m 測(cè)量?jī)x表測(cè)量?jī)x表m 宇航宇航m 醫(yī)學(xué)及生物工程醫(yī)學(xué)及生物工程m 交通自動(dòng)控制交通自動(dòng)控制 Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)4Why do we need EDA?Electronic Design Automation2014 電子科技大學(xué)

3、電子工程學(xué)院, Version CZX4.4 (Aug. 2014)5課程目的課程目的通過(guò)課堂教學(xué)和設(shè)計(jì)實(shí)驗(yàn)的鍛煉 : 掌握EDA技術(shù)相關(guān)的基本知識(shí) 掌握現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)思想和方法 具有動(dòng)手設(shè)計(jì)簡(jiǎn)單電子系統(tǒng)的能力 了解一類器件，掌握一門設(shè)計(jì)語(yǔ)言，熟悉一種設(shè)計(jì)工具。Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)6課程內(nèi)容與安排課程內(nèi)容與安排課堂理論教學(xué)（24學(xué)時(shí)）： EDA技術(shù)概述（2學(xué)時(shí)） 大規(guī)模可編程邏輯器件基礎(chǔ)；典型CPLD、FPGA器件介紹（2學(xué)時(shí)） 硬件描述語(yǔ)言（VHDL）（10學(xué)時(shí)）

4、 實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)與工具介紹（4學(xué)時(shí)） Nios II 嵌入式處理器設(shè)計(jì)（2學(xué)時(shí)） 電子系統(tǒng)EDA設(shè)計(jì)的應(yīng)用實(shí)例（4學(xué)時(shí)）Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)7課程內(nèi)容與安排課程內(nèi)容與安排(Contd.)實(shí)驗(yàn)教學(xué)內(nèi)容及要求（24學(xué)時(shí)）： 了解常用CPLD、FPGA器件的基本特性； 掌握一種常用EDA軟件的使用； 通過(guò)實(shí)驗(yàn)操作，掌握利用EDA技術(shù)設(shè)計(jì)數(shù)字系統(tǒng)的方法m 十進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真（4學(xué)時(shí)）m DE2-115開(kāi)發(fā)板接口應(yīng)用（4學(xué)時(shí)） Electronic Design Automat

5、ion2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)8課程內(nèi)容與安排課程內(nèi)容與安排(Contd.)實(shí)驗(yàn)教學(xué)內(nèi)容及要求(Contd.)：m 處理器核心電路的設(shè)計(jì)與驗(yàn)證（8學(xué)時(shí)） m Nios II的創(chuàng)建與應(yīng)用（8學(xué)時(shí)） Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)9教材及參考資料教材及參考資料m 教材教材EDA技術(shù)及應(yīng)用譚會(huì)生 張昌凡 編著，西安電子科技大學(xué)出版社m 參考書籍參考書籍 用VHDL設(shè)計(jì)電子線路 Stefan Sjholm, Lennart

6、 Lindh，邊計(jì)年 譯，清華大學(xué)出版社 CPLD/FPGA的開(kāi)發(fā)和應(yīng)用徐光輝 等編著 電子工業(yè)出版社出版 芯片制造半導(dǎo)體工藝制程實(shí)用教程（美）贊特著，韓鄭生，趙樹(shù)武譯，電子工業(yè)出版社 Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)10教材及參考資料教材及參考資料(Contd.)m 網(wǎng)絡(luò)資源網(wǎng)絡(luò)資源除了各大芯片生產(chǎn)廠商如除了各大芯片生產(chǎn)廠商如Altera、Xilinx和和Lattice的網(wǎng)站，的網(wǎng)站，還可以參考：還可以參考： Electronic Design Automation2014 電子

7、科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)11學(xué)習(xí)方法建議學(xué)習(xí)方法建議m扎實(shí)扎實(shí)：剛開(kāi)始學(xué)習(xí)時(shí)，注意結(jié)合數(shù)字電路課程內(nèi)容， 用 VHDL實(shí)現(xiàn)各種基礎(chǔ)電路，掌握各種語(yǔ)法的應(yīng)用。在這 個(gè)階段，請(qǐng)大家一定要認(rèn)真聽(tīng)課，精心認(rèn)真準(zhǔn)備每一次 實(shí)驗(yàn)課。m精精：在逐步掌握了語(yǔ)法后，結(jié)合某一種器件，從該廠商的官 方網(wǎng)站上，下載該器件的手冊(cè)（Data Sheet）和應(yīng)用筆記 （Application Notes），熟悉該類器件上各種資源的使用方 法，大量閱讀代碼和上機(jī)調(diào)試。m通通：進(jìn)一步學(xué)習(xí)各種先進(jìn)的設(shè)計(jì)思想和設(shè)計(jì)方法。除了我們 課程上用的VHDL語(yǔ)言，其他語(yǔ)言也應(yīng)該有所涉獵，如

8、 Verilog HDL、SystemC。除了設(shè)計(jì)數(shù)字系統(tǒng)，有關(guān)于數(shù)/模 混合電路的設(shè)計(jì)，也可以慢慢熟悉。 Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)12答疑答疑&考核考核m 課程組在課程結(jié)束后有一個(gè)統(tǒng)一安排的答疑時(shí)間m 平時(shí)答疑安排： E-mail: Tel & Mobile phone: 83207082每周一下午2:004:00，科研樓B427房間m 考核方式： 平時(shí)10%，實(shí)驗(yàn)30%，考試60%Electronic Design Automa

9、tion2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)13第一章第一章 數(shù)字系統(tǒng)數(shù)字系統(tǒng)EDA技術(shù)概述技術(shù)概述1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)1.4 EDA技術(shù)及技術(shù)及EDA工具的發(fā)展趨勢(shì)工具的發(fā)展趨勢(shì)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)14第一章第一章 數(shù)字系統(tǒng)數(shù)字系統(tǒng)EDA技術(shù)概述技術(shù)概述1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧Electronic Design Auto

10、mation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)15第一章第一章 數(shù)字系統(tǒng)數(shù)字系統(tǒng)EDA技術(shù)概述技術(shù)概述m 數(shù)字系統(tǒng)的狹義定義（數(shù)字電路） 用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能，所以又稱數(shù)字邏輯電路。 特點(diǎn)：1具有算術(shù)運(yùn)算和邏輯運(yùn)算功能 2實(shí)現(xiàn)簡(jiǎn)單、系統(tǒng)可靠 3 集成度高功能、實(shí)現(xiàn)容易等特點(diǎn)1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(數(shù)字電路數(shù)字電路)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Au

11、g. 2014)161.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)17按功能分，數(shù)字電路可分為：（1）組合邏輯電路組合邏輯電路 由最基本的的邏輯門電路組合而成。 特點(diǎn)：特點(diǎn)： 輸出值只與當(dāng)時(shí)的輸入值有關(guān)，即輸出惟一 地由當(dāng)時(shí)的輸入值決定。電路沒(méi)有記憶功能 ， 輸出狀態(tài)隨著輸入狀態(tài)的變化而變化，類似于 電阻性電路，如加法器、譯碼器、編碼器、數(shù) 據(jù)選擇器等都屬于此類。1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)Electronic Design A

12、utomation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)18組合電路的分析、設(shè)計(jì)方法：組合電路的分析、設(shè)計(jì)方法：根據(jù)邏輯電路寫出邏輯表達(dá)式，進(jìn)行化簡(jiǎn)分析或填真值表進(jìn)行分析。用卡諾圖化簡(jiǎn)邏輯函數(shù)，進(jìn)而采用基本門電路設(shè)計(jì)。試分析下圖組合電路的邏輯功能：1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)&YABElectronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)19解解 ：1 ) 根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Co

13、ntd.)BAB AY+=BABBAA+=BABA+=ABAABBAB2 )根據(jù)邏輯表達(dá)式列真值表0 00 1 1 01 1A B Y01103）由真值表分析邏輯功能異或功能Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)20（2）時(shí)序邏輯電路）時(shí)序邏輯電路 由最基本的邏輯門電路加上反饋邏輯回路 （輸出到輸入）或器件組合而成的電路，與組 合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功 能。 特點(diǎn)：輸出不僅取決于當(dāng)時(shí)的輸入值，而且還 與電路過(guò)去的狀態(tài)有關(guān)。它類似于含儲(chǔ)能元件 的電感或電容的電路，如觸發(fā)器、

14、鎖存器、計(jì) 數(shù)器、移位寄存器、儲(chǔ)存器等電路都是時(shí)序 電路的典型器件。1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)21以邊沿以邊沿D觸發(fā)器為例：觸發(fā)器為例：1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)主觸發(fā)器從觸發(fā)器TG211TG111TG3TG4DQ，Q，QQCPCPCPCPCPCPCPCP傳輸門Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)2

15、2動(dòng)作特點(diǎn)：動(dòng)作特點(diǎn)：觸發(fā)器保存下來(lái)的狀態(tài)是CP（時(shí)鐘脈沖） 作用沿到達(dá)時(shí)刻的輸入狀態(tài)。特別注意特別注意：當(dāng) D 端信號(hào)和 CP 作用沿同時(shí)跳變時(shí)，觸發(fā)器存入的是 D 跳變前的狀態(tài)。1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)00tCPtDtQ例如：設(shè)初態(tài)Q=0Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)23特性表：特性表：1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)D Qn Qn+10 11 01 100110 0特性方程：特性方程：Q = Dn+1狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：0 01

16、1D=1D=0D = 0D = 1Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)24m 數(shù)字電路的傳統(tǒng)設(shè)計(jì)方法數(shù)字電路的傳統(tǒng)設(shè)計(jì)方法(自下而上自下而上)1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)系統(tǒng)調(diào)試、測(cè)試與性能分析固定功能元件電路板設(shè)計(jì)完整系統(tǒng)構(gòu)成系統(tǒng)功能需求BottomUpElectronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)25m 以固定功能元件為基礎(chǔ)，基于電路板的設(shè)計(jì)方法m 缺點(diǎn)： 1.

17、設(shè)計(jì)依賴于設(shè)計(jì)師的經(jīng)驗(yàn)。 2. 設(shè)計(jì)依賴于現(xiàn)有的通用元器件。 3. 設(shè)計(jì)后期的仿真不易實(shí)現(xiàn)和調(diào)試復(fù)雜。 4. 自下而上設(shè)計(jì)思想的局限。 5. 設(shè)計(jì)實(shí)現(xiàn)周期長(zhǎng)，靈活性差，耗時(shí)耗力， 效率低下。 1.1 數(shù)字系統(tǒng)回顧數(shù)字系統(tǒng)回顧(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)26m 什么是什么是EDA技術(shù)？技術(shù)？ 電子設(shè)計(jì)自動(dòng)化：Electronic Design Automationm EDA技術(shù)發(fā)展的三個(gè)階段技術(shù)發(fā)展的三個(gè)階段 1. 早期電子早期電子CAD (Computer As

18、sist Design)階段階段 20世紀(jì)70年代，屬EDA技術(shù)發(fā)展初期。利用計(jì)算 機(jī)、二維圖形編輯與分析的CAD工具，完成布圖 布線等高度重復(fù)性的繁雜工作。典型設(shè)計(jì)軟件如 Tango布線軟件。 1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)272. 計(jì)算機(jī)輔助工程設(shè)計(jì)計(jì)算機(jī)輔助工程設(shè)計(jì)CAE階段階段 20世紀(jì)80年代初，出現(xiàn)了低密度的可編程邏輯器 件（PAL, Programmable Array Logic 和GAL, Generic Array Log

19、ic），相應(yīng)的EDA開(kāi)發(fā)工具主 要解決電路設(shè)計(jì)沒(méi)有完成之前的功能檢測(cè)等問(wèn)題。 80年代后期，EDA工具已經(jīng)可以進(jìn)行初級(jí)的設(shè)計(jì)描 述、綜合、優(yōu)化和設(shè)計(jì)結(jié)果驗(yàn)證。1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)283. 電子設(shè)計(jì)自動(dòng)化電子設(shè)計(jì)自動(dòng)化(EDA)階段階段:用戶自己設(shè)計(jì)芯片用戶自己設(shè)計(jì)芯片 20世紀(jì)90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn) 功能強(qiáng)大的全線EDA工具。具有較強(qiáng)抽象描述能力的硬件描述語(yǔ)言(VHDL、Verilog HDL)及高性

20、 能綜合工具的使用，使過(guò)去單功能電子產(chǎn)品開(kāi)發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開(kāi)發(fā)（即SOC, System On a Chip：?jiǎn)纹到y(tǒng)、或片上系統(tǒng)集成）。 1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)29Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)30下一代超級(jí)電腦將基于可編程邏輯器件，這種機(jī)器的功能將比目前最大的超級(jí)電腦還要強(qiáng)大許多。其中的秘訣在于，

21、設(shè)計(jì)者可以設(shè)計(jì)者可以把自己的想法編成程序代碼，然后讓把自己的想法編成程序代碼，然后讓FPGA芯片去實(shí)現(xiàn)芯片去實(shí)現(xiàn)。猶他州的Star Bridge Systems公司聲稱已經(jīng)解決了這一問(wèn)題。該公司使用FPGA和自己的Viva編程語(yǔ)言開(kāi)發(fā)出了“超級(jí)電腦” 。對(duì)該超級(jí)電腦進(jìn)行測(cè)試的美國(guó)國(guó)家航空航天局（NASA）科學(xué)家表示，這一產(chǎn)品的性能令人過(guò)目難忘。美國(guó)加州大學(xué)伯克利分校（University of California, Berkeley）和楊百翰大學(xué)（Brigham Young University）的研究員也正在設(shè)計(jì)基于FPGA的電腦，這些電腦可在運(yùn)行中實(shí)現(xiàn)動(dòng)態(tài)重配置動(dòng)態(tài)重配置。這對(duì)定位危險(xiǎn)目

22、標(biāo)等軍事應(yīng)用和面容識(shí)別一類的計(jì)算密集型安全應(yīng)用十分有用。Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)31m EDA技術(shù)伴隨著計(jì)算機(jī)、集技術(shù)伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展而發(fā)展！展而發(fā)展！1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Summary傳統(tǒng)電路設(shè)計(jì)大批量生產(chǎn)先進(jìn)設(shè)計(jì)方法現(xiàn)代EDA技術(shù)，滿足設(shè)計(jì)和生產(chǎn)要求Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 20

23、14)322. EDA的廣義定義范圍包括： a. 半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化； b. 可編程器件設(shè)計(jì)自動(dòng)化； c. 電子系統(tǒng)設(shè)計(jì)自動(dòng)化； d. 印刷電路板設(shè)計(jì)自動(dòng)化； e. 仿真與測(cè)試、故障診斷自動(dòng)化； f. 形式驗(yàn)證自動(dòng)化。 以上各部分統(tǒng)稱為EDA工程Summary1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)33m EDA技術(shù)的狹義定義技術(shù)的狹義定義1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描

24、述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊唐骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，自動(dòng)完成用軟件方式描述的電子系統(tǒng)到硬件實(shí)現(xiàn)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)34m 大規(guī)?？删幊踢壿嬈骷笠?guī)模可編程邏輯器件 FPGA：Field Programmable Gates Array C

25、PLD：Complex Programmable Logic Device 主流公司：主流公司：Xilinx、Altera、Lattice FPGA/CPLD 顯著優(yōu)點(diǎn)：顯著優(yōu)點(diǎn)： 開(kāi)發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速開(kāi)發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速 度快、度快、 市場(chǎng)適應(yīng)能力強(qiáng)、硬件修改升級(jí)方便。市場(chǎng)適應(yīng)能力強(qiáng)、硬件修改升級(jí)方便。1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)35三類器件的主要性能指標(biāo)比較三類器件的主要性能指標(biāo)比較Elect

26、ronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)36 硬件描述語(yǔ)言硬件描述語(yǔ)言HDL：Hard description LanguageVHDL：Very-High-Speed Integrated Circuit HDL IEEE標(biāo)準(zhǔn)，系統(tǒng)級(jí)抽象描述能力較強(qiáng)。Verilog HDL：IEEE標(biāo)準(zhǔn)，門級(jí)開(kāi)關(guān)電路描述能力 較強(qiáng)。ABEL HDL：系統(tǒng)級(jí)抽象描述能力差，適合于門級(jí) 電路描述。1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電

27、子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)37 EDA抽象層次相關(guān)概念的說(shuō)明抽象層次相關(guān)概念的說(shuō)明1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)38Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)391.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)行為 級(jí)描述RTL 級(jí)描述門電路級(jí)描述物理版圖 級(jí)描述設(shè)計(jì)

28、前端行為綜合邏輯綜合版圖綜合S=a+b+cinS(i)=a(i) + b(i) + cinC(i+1)=a(i) b(i)+(a(i)+b(i)c(i)抽象層次例子和相應(yīng)的綜合工具Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)40m EDA設(shè)計(jì)方法（自上而下）設(shè)計(jì)方法（自上而下）1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)方案驗(yàn)證與設(shè)計(jì)、系統(tǒng)邏輯綜合、布局布線、性 能仿真、器件編程等均由 EDA工具一體化完成。設(shè)計(jì)思想將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需

29、將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和?？?，層層分解，直至整個(gè)系統(tǒng)中各個(gè)子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。自上而下設(shè)計(jì)中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標(biāo)。Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)411.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.)學(xué)習(xí)一些專學(xué)習(xí)一些專業(yè)英語(yǔ)詞匯業(yè)英語(yǔ)詞匯Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)421.2 EDA技術(shù)及其發(fā)展技術(shù)及其

30、發(fā)展(Contd.)系統(tǒng)規(guī)格設(shè)計(jì)功能級(jí)描述功能級(jí)仿真邏輯綜合、優(yōu)化、布局布線定時(shí)仿真、定時(shí)檢查輸出門級(jí)網(wǎng)表ASIC芯片投片、PLD器件編程、測(cè)試ASIC: Application Specific Integrated Circuits, PLD: Programmable Logic DevicesDesign in HouseElectronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)43m 傳統(tǒng)設(shè)計(jì)方法與傳統(tǒng)設(shè)計(jì)方法與EDAEDA方法比較方法比較1.2 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展(Contd.) 傳

31、統(tǒng)方法1.從下至上2.通用的邏輯元器件3.系統(tǒng)硬件設(shè)計(jì)的后期 進(jìn)行仿真和調(diào)試4.主要設(shè)計(jì)文件是電原 理圖 EDA方法1.自上至下2.可編程邏輯器件3.系統(tǒng)設(shè)計(jì)的早期進(jìn)行仿 真和修改4.多種設(shè)計(jì)文件，發(fā)展趨 勢(shì)以 HDL描述文件為主5.降低硬件電路設(shè)計(jì)難度EDA技術(shù)極大地降低硬件電路設(shè)計(jì)難度，提高設(shè)計(jì)效率，是電子系統(tǒng)設(shè)計(jì)方法的質(zhì)的飛躍。Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)44Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZ

32、X4.4 (Aug. 2014)45Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)46m EDA軟件系統(tǒng)的構(gòu)成軟件系統(tǒng)的構(gòu)成一、設(shè)計(jì)輸入子模塊一、設(shè)計(jì)輸入子模塊用圖形編輯器、文本編輯器作設(shè)計(jì)描述，完成語(yǔ)義正確性、語(yǔ)法規(guī)則的檢查。二、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊二、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊系統(tǒng)的庫(kù)單元、用戶的設(shè)計(jì)描述、中間設(shè)計(jì)結(jié)果。三、分析驗(yàn)證子模塊三、分析驗(yàn)證子模塊各個(gè)層次的模擬驗(yàn)證、設(shè)計(jì)規(guī)則的檢查、 故障診斷。1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)Electronic Design Automation2014

33、電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)47四、綜合仿真子模塊四、綜合仿真子模塊實(shí)現(xiàn)從高層抽象描述向低層次描述的自動(dòng)轉(zhuǎn)換，及各個(gè)層次的仿真驗(yàn)證。仿真分為：功能仿真：又稱前仿真、系統(tǒng)級(jí)仿真或行為仿真，用于驗(yàn)證系統(tǒng)的功能。 時(shí)序仿真：又稱后仿真、電路級(jí)仿真，用于驗(yàn)證系統(tǒng)的時(shí)序特性、系統(tǒng)性能。仿真是系統(tǒng)驗(yàn)證的主要手段，是電子系統(tǒng)設(shè)計(jì)中費(fèi)時(shí)最仿真是系統(tǒng)驗(yàn)證的主要手段，是電子系統(tǒng)設(shè)計(jì)中費(fèi)時(shí)最多的環(huán)節(jié)。多的環(huán)節(jié)。1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)(contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Vers

34、ion CZX4.4 (Aug. 2014)48五、布局布線子模塊五、布局布線子模塊完成由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的映射，是EDA設(shè)計(jì)形成程最終產(chǎn)品的步驟。1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)(contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)49m EDA軟件開(kāi)發(fā)工具軟件開(kāi)發(fā)工具根據(jù)上面描述的實(shí)現(xiàn)過(guò)程，EDA軟件工具可以分為：特定功能的開(kāi)發(fā)軟件：特定功能的開(kāi)發(fā)軟件：綜合類： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress

35、、FPGA compiler Mentor公司的 LeonardoSpectrum仿真類： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)(contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)50集成化的開(kāi)發(fā)軟件（各大芯片廠商）：集成化的開(kāi)發(fā)軟件（各大芯片廠商）：m Altera 公司：公司：Quartus、Maxplus系列系列m Xil

36、inx 公司：公司：ISE、Foundation、Aillance系列系列m Lattice公司：公司：ispDesignEXPERT 系列系列 1.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)(contd.)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)511.3 EDA設(shè)計(jì)工程實(shí)現(xiàn)設(shè)計(jì)工程實(shí)現(xiàn)(contd.)文本編輯器、圖形編輯器 VHDL綜合器（邏輯綜合、優(yōu)化） FPGA/CPLD布線/適配器（自動(dòng)優(yōu)化、布局、布線、適配）VHDL仿真器（行為仿真、 功能仿真、 時(shí)序仿真）編程器/下載電纜（編程、下載

37、） 測(cè)試電路（硬件測(cè)試） 網(wǎng)表文件（EDIF、XNL、 VHDL)門級(jí)仿真器（功能仿真、 時(shí)序仿真）各種編程文件VHDL源程序 EDA軟件的基本設(shè)計(jì)流程軟件的基本設(shè)計(jì)流程Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)52m EDAEDA技術(shù)的發(fā)展趨勢(shì)技術(shù)的發(fā)展趨勢(shì) 1. 廣度上：大型機(jī)工作站微機(jī) 2. 深度上： ESDA：Electronic System Design Automation CE： Concurrent Engineering 并行設(shè)計(jì)工程 單芯片集成： SOC/SOPC Sy

38、stem On a Programmable Chip1.4 EDA技術(shù)及技術(shù)及EDA工具的發(fā)展趨勢(shì)工具的發(fā)展趨勢(shì)Electronic Design Automation2014 電子科技大學(xué)電子工程學(xué)院, Version CZX4.4 (Aug. 2014)53ESDA：技術(shù)要求系統(tǒng)目標(biāo)定義算法建立與仿真驗(yàn)證任務(wù)分解、定義設(shè)計(jì)規(guī)范系統(tǒng)級(jí)仿真硬件系統(tǒng)設(shè)計(jì)VHDL、AHDL設(shè)計(jì)數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì)綜合與優(yōu)化優(yōu)化設(shè)計(jì)硬件仿真庫(kù)電路級(jí)仿真器件模擬庫(kù)電路結(jié)構(gòu)與模塊劃分ASIC方式綜合優(yōu)化ASIC模擬庫(kù)PLD、FPGA器件庫(kù)PCB、MCM實(shí)現(xiàn)方式數(shù)?；旌想娐穬?yōu)化PLD、FPGA方式綜合優(yōu)化電路級(jí)驗(yàn)證、布局布線器設(shè)計(jì)參數(shù)提取和仿真驗(yàn)證系統(tǒng)調(diào)試、系統(tǒng)測(cè)試測(cè)試儀器儀表行為功能設(shè)計(jì)驗(yàn)證算法軟件控制軟件設(shè)計(jì)系統(tǒng)專用開(kāi)發(fā)系統(tǒng)微控制器ESDA強(qiáng)調(diào)建立從系統(tǒng)到電路的統(tǒng)一描述語(yǔ)言，在設(shè)計(jì)綜合中考慮各種約束條件，統(tǒng)一進(jìn)行設(shè)計(jì)描述和優(yōu)化，提高設(shè)計(jì)的一次成 功率。ESDA技術(shù)中，系統(tǒng)設(shè)計(jì)的核心仍是可編程邏輯器件的設(shè)計(jì)。Electronic Design Automation2014 電子科技大學(xué)電子