ch組合邏輯電路PPT課件

1、第第3 3章章 組合邏輯電路組合邏輯電路3.1 概述概述3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法3.3 常用中規(guī)模標(biāo)準(zhǔn)組合邏輯電路常用中規(guī)模標(biāo)準(zhǔn)組合邏輯電路3.4 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)第1頁(yè)/共89頁(yè)3.1 3.1 概述概述 數(shù)字電路按其完成邏輯功能的不同特點(diǎn)，可劃分為數(shù)字電路按其完成邏輯功能的不同特點(diǎn)，可劃分為組組合邏輯電路合邏輯電路和和時(shí)序邏輯電路時(shí)序邏輯電路兩大類。兩大類。an組合邏輯電路組合邏輯電路a1y1ym),(),(),(nmmnnaaafyaaafyaaafy2121222111 向量函數(shù)形式：向量函數(shù)形式： Y=F(A)Y=

2、F(A)第2頁(yè)/共89頁(yè) 所謂邏輯電路的分析，就是找出給定邏輯電路所謂邏輯電路的分析，就是找出給定邏輯電路輸出輸出和輸入之間的邏輯關(guān)系和輸入之間的邏輯關(guān)系，并確定電路的邏輯功能。分析，并確定電路的邏輯功能。分析過(guò)程一般按下列步驟進(jìn)行：過(guò)程一般按下列步驟進(jìn)行： 根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)出輸出端的出輸出端的邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式。 根據(jù)輸出函數(shù)表達(dá)式列出根據(jù)輸出函數(shù)表達(dá)式列出真值表真值表。 用文字概括出電路的用文字概括出電路的邏輯功能邏輯功能。 3.2 3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法一、組合

3、邏輯電路的分析方法一、組合邏輯電路的分析方法 直接由邏輯門電路構(gòu)成的組合邏輯電路稱為直接由邏輯門電路構(gòu)成的組合邏輯電路稱為門級(jí)組合邏門級(jí)組合邏輯電路輯電路。邏輯圖邏輯表達(dá)式邏輯圖邏輯表達(dá)式 最簡(jiǎn)表達(dá)式真值表確定功能最簡(jiǎn)表達(dá)式真值表確定功能第3頁(yè)/共89頁(yè) 1 1 1 D C B A & & & & & Y 例例1 1：分析下圖電路的邏輯功能，已知此電路分析下圖電路的邏輯功能，已知此電路用于數(shù)據(jù)分類用于數(shù)據(jù)分類，試指出該電路的用途。試指出該電路的用途。 解：解：邏輯表達(dá)式：邏輯表達(dá)式：第4頁(yè)/共89頁(yè)真值表：真值表：2 2 3 3 5 5 7 7 11 1

4、1 13 13 調(diào)整：調(diào)整：結(jié)論：結(jié)論：分類出分類出4 4位二位二進(jìn)制數(shù)中的素進(jìn)制數(shù)中的素?cái)?shù)數(shù)2 2、3 3、5 5、7 7、1111、1313。第5頁(yè)/共89頁(yè)例例2 2：試分析如下電路圖的邏輯功能。試分析如下電路圖的邏輯功能。 &1111DCBAY2Y1Y0邏輯函數(shù)表達(dá)式：邏輯函數(shù)表達(dá)式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 0解：解：第6頁(yè)/共89頁(yè)邏輯真值表：邏輯真值表：結(jié)論：結(jié)論：當(dāng)當(dāng)DCBADCBA表示的二進(jìn)制數(shù)小于或等表示的二進(jìn)制數(shù)小于或等于于5 5時(shí)時(shí)Y Yo o為為1 1，這個(gè)二進(jìn)制數(shù)大于，這個(gè)二進(jìn)制數(shù)大于5 5

5、且小于且小于1111時(shí)時(shí)Y Y1 1為為1 1，當(dāng)這個(gè)二進(jìn)制，當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于數(shù)大于或等于1111時(shí)時(shí)Y Y2 2為為1 1。 因此，這個(gè)邏輯電路可以用來(lái)因此，這個(gè)邏輯電路可以用來(lái)判別輸入的判別輸入的4 4位二進(jìn)制數(shù)數(shù)值的范位二進(jìn)制數(shù)數(shù)值的范圍。圍。3.2 3.2 門級(jí)組合邏輯電路的分析和設(shè)計(jì)方法門級(jí)組合邏輯電路的分析和設(shè)計(jì)方法第7頁(yè)/共89頁(yè)二、組合邏輯電路的設(shè)計(jì)方法二、組合邏輯電路的設(shè)計(jì)方法 工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問(wèn)題有以下幾個(gè)方面：考慮的問(wèn)題有以下幾個(gè)方面： 所用的邏輯器件所用的邏輯器件數(shù)目最少數(shù)目最

6、少，器件的，器件的種類最少種類最少，且器件，且器件之間的之間的連線最少連線最少。這樣的電路稱。這樣的電路稱“最小化最小化”電路電路。 滿足速度要求，應(yīng)使?jié)M足速度要求，應(yīng)使級(jí)數(shù)最少級(jí)數(shù)最少，以減少門電路的延遲。，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。功耗小，工作穩(wěn)定可靠。 所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問(wèn)所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的題，求出實(shí)現(xiàn)這一邏輯功能的最佳邏輯電路最佳邏輯電路。第8頁(yè)/共89頁(yè) 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。首先要分析邏輯命題，確定輸入

7、、輸出變量；然后用二值邏輯的首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0 0、1 1 的具的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表列出真值表。 根據(jù)真值表，寫出相應(yīng)的根據(jù)真值表，寫出相應(yīng)的邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式。 將邏輯函數(shù)表達(dá)式將邏輯函數(shù)表達(dá)式化簡(jiǎn)化簡(jiǎn),并變換為與門電路相對(duì)應(yīng)的最簡(jiǎn)式。并變換為與門電路相對(duì)應(yīng)的最簡(jiǎn)式。 根據(jù)化簡(jiǎn)的邏輯函數(shù)表達(dá)式畫出根據(jù)化簡(jiǎn)的邏輯函數(shù)表達(dá)式畫出邏輯電路圖邏輯電路圖。 工藝設(shè)計(jì)。包括

8、設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開工藝設(shè)計(jì)。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開關(guān)等等。最后還必須完成組裝、測(cè)試。關(guān)等等。最后還必須完成組裝、測(cè)試。 組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：邏輯圖邏輯圖實(shí)際邏實(shí)際邏輯問(wèn)題輯問(wèn)題真值表真值表邏輯表達(dá)式邏輯表達(dá)式最簡(jiǎn)（或最最簡(jiǎn)（或最合理）表達(dá)式合理）表達(dá)式第9頁(yè)/共89頁(yè)例例3 3：某工廠有三條生產(chǎn)線，耗電分別為某工廠有三條生產(chǎn)線，耗電分別為1 1號(hào)線號(hào)線10kW10kW，2 2號(hào)線號(hào)線20kW20kW，3 3號(hào)線號(hào)線30kW30kW，生產(chǎn)線的電力由兩臺(tái)發(fā)電機(jī)提供，其中，生產(chǎn)線的電力由兩臺(tái)發(fā)電機(jī)提供

9、，其中1 1號(hào)機(jī)號(hào)機(jī)20kW20kW，2 2號(hào)機(jī)號(hào)機(jī)40kW40kW。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)生。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。產(chǎn)線的開工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。 解：解：邏輯抽象邏輯抽象輸入變量：輸入變量：1 13 3號(hào)生產(chǎn)線以號(hào)生產(chǎn)線以A A、B B、C C表示，表示， 生產(chǎn)線開工為生產(chǎn)線開工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12 2號(hào)發(fā)電機(jī)以號(hào)發(fā)電機(jī)以Y1Y1、Y2Y2表示，表示，發(fā)電機(jī)啟動(dòng)為發(fā)電機(jī)啟動(dòng)為1 1，關(guān)機(jī)為，關(guān)機(jī)為0 0；邏輯真值表邏輯真值表第10頁(yè)/共89頁(yè)邏輯函數(shù)式邏輯函數(shù)式ABC

10、CBABCACBAY 1ABCCABCBABCACBAY 2卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn) 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 與或式：與或式：與非與非式：與非與非式：第11頁(yè)/共89頁(yè)邏輯電路圖邏輯電路圖 1 1 1 A B C & 1 Y1 & & & 1 Y2 與或式與或式 1 1 1 A B C & & Y1 & & & & Y2 與非與非式與非與非式第12頁(yè)/共89頁(yè)：用用與非門與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有設(shè)計(jì)一個(gè)舉重裁判

11、表決電路。設(shè)舉重比賽有3 3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。只有當(dāng)兩個(gè)或兩個(gè)以上個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，且其中有一個(gè)為主裁判時(shí)，表明舉重成功。裁判判明成功，且其中有一個(gè)為主裁判時(shí)，表明舉重成功。解：解：邏輯抽象邏輯抽象輸入變量：輸入變量：主裁判為主裁判為A A，副裁判為，副裁判為B B、C C。判明成功為判明成功為1 1，失敗為，失敗為0 0；輸出變量：輸出變量：舉重成功與否用變量舉重成功與否用變量Y Y表示，表示，成功為成功為1 1，失敗為，失敗為0 0；邏輯真值表邏輯真值表第13頁(yè)/共89頁(yè)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn) ABC0100011110Y Y 1

12、 11邏輯電路圖邏輯電路圖ABACY&第14頁(yè)/共89頁(yè)課本例題課本例題第15頁(yè)/共89頁(yè)0第16頁(yè)/共89頁(yè)第17頁(yè)/共89頁(yè)第18頁(yè)/共89頁(yè)第19頁(yè)/共89頁(yè)第20頁(yè)/共89頁(yè)第21頁(yè)/共89頁(yè)3.3 3.3 常用中規(guī)模標(biāo)準(zhǔn)組合邏輯電路常用中規(guī)模標(biāo)準(zhǔn)組合邏輯電路第22頁(yè)/共89頁(yè)半加器半加器：不考慮低位進(jìn)位不考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加。相加。1.1.一位加法器一位加法器BABABAS ABCO 半加和半加和向高位的進(jìn)位向高位的進(jìn)位半加器真值表半加器真值表COSCOAB半加器邏輯符號(hào)半加器邏輯符號(hào) =1 & A B S C O半加器

13、電路圖 3.3.1 3.3.1 加法器加法器第23頁(yè)/共89頁(yè)第24頁(yè)/共89頁(yè)全加器全加器：需考慮低位進(jìn)位需考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù)A A和和B B相加。相加。第25頁(yè)/共89頁(yè)第26頁(yè)/共89頁(yè)第27頁(yè)/共89頁(yè)111111111 )( )()( iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBABACBABACBACBACBACBAS）（)( 111BACBACACBBACiiiiiiiiii全加和全加和向高位的進(jìn)位向高位的進(jìn)位第28頁(yè)/共89頁(yè)=1=111&ABCISCO全加器邏輯電路全加器邏輯電路COSCOABCI

14、CI全加器邏輯符號(hào)全加器邏輯符號(hào)第29頁(yè)/共89頁(yè)2.2.多位加法器：兩個(gè)多位二進(jìn)制數(shù)相加。多位加法器：兩個(gè)多位二進(jìn)制數(shù)相加。串行進(jìn)位加法器串行進(jìn)位加法器（模模仿手工計(jì)算方式）仿手工計(jì)算方式） 首先求最低位的和，并將進(jìn)位向高位傳遞，由低向首先求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求各位的全加和，并依次將進(jìn)位向高位傳遞，直高逐次求各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)至最高位。每一位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸延遲時(shí)間長(zhǎng)（最差需要經(jīng)過(guò)生以后才能建立，傳輸延遲時(shí)間長(zhǎng)（最差需要經(jīng)過(guò)4個(gè)全個(gè)全加器加器的延遲時(shí)間）。的延遲

15、時(shí)間）。CIABCOA0B0S0CIABCOA1B1S1CIABCOA2B2S2CIABCOA3B3S3CO4 4位串行進(jìn)位加法器位串行進(jìn)位加法器第30頁(yè)/共89頁(yè)超前進(jìn)位加法器超前進(jìn)位加法器第31頁(yè)/共89頁(yè)第32頁(yè)/共89頁(yè)第33頁(yè)/共89頁(yè)例：試用兩片例：試用兩片4 4位超前進(jìn)位加法器位超前進(jìn)位加法器74LS28374LS283構(gòu)成一個(gè)構(gòu)成一個(gè)8 8位位加法器。加法器。解：低位芯片的高位進(jìn)位輸出端接高位芯片的低位進(jìn)解：低位芯片的高位進(jìn)位輸出端接高位芯片的低位進(jìn)位輸入端。位輸入端。高位高位低位低位第34頁(yè)/共89頁(yè)第35頁(yè)/共89頁(yè) 用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過(guò)程稱為用文字、符號(hào)或數(shù)

16、碼表示特定對(duì)象的過(guò)程稱為編碼編碼。在。在數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號(hào)稱為二進(jìn)制編碼。數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號(hào)稱為二進(jìn)制編碼。 實(shí)現(xiàn)編碼操作的電路就是實(shí)現(xiàn)編碼操作的電路就是編碼器編碼器。按照被編碼信號(hào)的不同特。按照被編碼信號(hào)的不同特點(diǎn)和要求，有普通編碼器、優(yōu)先編碼器、二點(diǎn)和要求，有普通編碼器、優(yōu)先編碼器、二十進(jìn)制編碼器十進(jìn)制編碼器之分。之分。 使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線的條數(shù)，同時(shí)便于信號(hào)的接收和處理。線的條數(shù)，同時(shí)便于信號(hào)的接收和處理。例如：一個(gè)由例如：一個(gè)由8 8個(gè)開關(guān)組成的鍵盤，個(gè)開關(guān)組成的鍵盤， 直接

17、接入：需要直接接入：需要8 8條條信號(hào)傳輸線；信號(hào)傳輸線； 編碼器：只需要編碼器：只需要3 3條條數(shù)據(jù)線。數(shù)據(jù)線。（每組輸入狀態(tài)對(duì)應(yīng)一（每組輸入狀態(tài)對(duì)應(yīng)一組組3 3位二進(jìn)制代碼）位二進(jìn)制代碼）3.3.2 3.3.2 編碼器編碼器第36頁(yè)/共89頁(yè)線線編碼器線線編碼器I3I4I5I6I7I0I1I2Y0Y1Y2輸入：輸入：I I0 0I I7 7 8 8個(gè)高電平信號(hào)，個(gè)高電平信號(hào)，輸出：輸出：3 3位二進(jìn)制代碼位二進(jìn)制代碼Y Y2 2Y Y1 1Y Y0 0。 故也稱為故也稱為8 8線線3 3線編碼器線編碼器。1.1.普通編碼器普通編碼器 用用n n位二進(jìn)制代碼可對(duì)位二進(jìn)制代碼可對(duì)N N2 2n

18、 n個(gè)輸入信號(hào)進(jìn)行編碼，輸出個(gè)輸入信號(hào)進(jìn)行編碼，輸出相應(yīng)的相應(yīng)的n n位二進(jìn)制代碼。位二進(jìn)制代碼。特點(diǎn)特點(diǎn)：輸入：輸入I I0 0I I7 7當(dāng)中只允許一個(gè)輸入變量有效，即取值當(dāng)中只允許一個(gè)輸入變量有效，即取值為為1 1（高電平有效）。（高電平有效）。三位二進(jìn)制普通編碼器三位二進(jìn)制普通編碼器第37頁(yè)/共89頁(yè)3 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯表達(dá)式：邏輯表達(dá)式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第38頁(yè)/共89頁(yè)兩位二進(jìn)制普通編碼器兩位二進(jìn)制普通編碼器第39頁(yè)/共89頁(yè)第40頁(yè)/共89頁(yè)2. 32

19、. 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器第41頁(yè)/共89頁(yè)第42頁(yè)/共89頁(yè)3. 3. 集成集成8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器出第43頁(yè)/共89頁(yè)第44頁(yè)/共89頁(yè)第45頁(yè)/共89頁(yè)3.3.3 3.3.3 譯碼器（譯碼器（DecoderDecoder） 譯碼是編碼的逆過(guò)程譯碼是編碼的逆過(guò)程，即將具有特定含義的一組代碼，即將具有特定含義的一組代碼“翻譯翻譯”出它的原意的過(guò)程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯出它的原意的過(guò)程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯電路稱為電路稱為譯碼器譯碼器。數(shù)字電路中，常用的譯碼器有二進(jìn)制譯。數(shù)字電路中，常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器。碼器、二十

20、進(jìn)制譯碼器和顯示譯碼器。二進(jìn)制譯碼器二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的設(shè)二進(jìn)制譯碼器的輸入端為輸入端為n n個(gè)，則輸出端為個(gè)，則輸出端為2 2n n個(gè)個(gè)，且對(duì)應(yīng)于，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，輸入代碼的每一種狀態(tài)，2 2n n個(gè)個(gè)輸出中只有一個(gè)有效（為輸出中只有一個(gè)有效（為1 1或?yàn)榛驗(yàn)? 0），其余全無(wú)效（為其余全無(wú)效（為0 0或?yàn)榛驗(yàn)? 1）。）。2 2線線4 4線譯碼器：線譯碼器： 2 線線4 線譯碼器線譯碼器 Y0 Y1 Y2 Y3 B A 第46頁(yè)/共89頁(yè)輸入輸入輸出輸出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2

21、線線4 4線譯碼器真值表線譯碼器真值表00mBAY 33mABY 22mBAY 11mBAY 邏輯函數(shù)：邏輯函數(shù)：2線線4線譯碼器電路線譯碼器電路第47頁(yè)/共89頁(yè)第48頁(yè)/共89頁(yè)第49頁(yè)/共89頁(yè)第50頁(yè)/共89頁(yè)第51頁(yè)/共89頁(yè)第52頁(yè)/共89頁(yè)第53頁(yè)/共89頁(yè)第54頁(yè)/共89頁(yè)第55頁(yè)/共89頁(yè)液晶顯示器（液晶顯示器（LCDLCD）：液晶是一種既具有液體的流動(dòng)性又具液晶是一種既具有液體的流動(dòng)性又具有晶體光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明有晶體光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明度和顯示的顏色，由此制成度和顯示的顏色，由此制成LCDLCD。液晶顯示器兩個(gè)電極上加液晶

22、顯示器兩個(gè)電極上加50HZ500HZ 的交變電壓。的交變電壓。玻璃蓋板 透明電極（正面電極） 反射電極（公共電極）液晶液晶加電場(chǎng)加電場(chǎng)未加未加電場(chǎng)電場(chǎng)符號(hào)符號(hào)暗灰色暗灰色優(yōu)點(diǎn)：功耗極低；缺點(diǎn)：亮度很低，響應(yīng)速度慢。優(yōu)點(diǎn)：功耗極低；缺點(diǎn)：亮度很低，響應(yīng)速度慢。透明色透明色（2）液晶顯示器（）液晶顯示器（LCD）第56頁(yè)/共89頁(yè)第57頁(yè)/共89頁(yè)第58頁(yè)/共89頁(yè)0000001第59頁(yè)/共89頁(yè)11第60頁(yè)/共89頁(yè)第61頁(yè)/共89頁(yè)第62頁(yè)/共89頁(yè)譯碼器的應(yīng)用譯碼器的應(yīng)用第63頁(yè)/共89頁(yè)第64頁(yè)/共89頁(yè)第65頁(yè)/共89頁(yè) 數(shù)據(jù)選擇器又稱數(shù)據(jù)選擇器又稱多路選擇器多路選擇器(Multiple

23、xer, (Multiplexer, 簡(jiǎn)稱簡(jiǎn)稱MUX)MUX)。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個(gè)單刀多擲開關(guān)。其功能類似于一個(gè)單刀多擲開關(guān)。 數(shù)數(shù)據(jù)據(jù)選選擇擇器器示示意意圖圖3.3.4 3.3.4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器第66頁(yè)/共89頁(yè)第67頁(yè)/共89頁(yè)第68頁(yè)/共89頁(yè)第69頁(yè)/共89頁(yè)第70頁(yè)/共89頁(yè)第71頁(yè)/共89頁(yè)_第72頁(yè)/共89頁(yè)+c第73頁(yè)/共89頁(yè)第74頁(yè)/共89頁(yè)b第75頁(yè)/共89頁(yè)3.4 3.4 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合電路中的競(jìng)爭(zhēng)冒險(xiǎn) 一、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象一、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象 在組合

24、電路中，某一輸入變量經(jīng)不同途徑傳輸后，由在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門電路的傳輸延遲時(shí)間的不同，則到達(dá)電路中某一會(huì)合于門電路的傳輸延遲時(shí)間的不同，則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)競(jìng)爭(zhēng)。1A&FFAAtpd 由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了輯功能的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺）尖峰脈沖（毛刺），這種現(xiàn)象稱，這種現(xiàn)象稱為為冒險(xiǎn)冒險(xiǎn)。正脈沖正脈沖“1”1”型冒險(xiǎn)型冒險(xiǎn)第76頁(yè)/共89頁(yè)1&BACF1AAtpdABACFABAC當(dāng)當(dāng)B

25、=C=1B=C=1時(shí)，時(shí)，注意：競(jìng)爭(zhēng)的存在不一定都會(huì)產(chǎn)生冒險(xiǎn)（毛刺）。注意：競(jìng)爭(zhēng)的存在不一定都會(huì)產(chǎn)生冒險(xiǎn)（毛刺）。由于不同的傳輸路徑的門電路的由于不同的傳輸路徑的門電路的延遲延遲造成的競(jìng)爭(zhēng)造成的競(jìng)爭(zhēng) 自競(jìng)爭(zhēng)自競(jìng)爭(zhēng)。負(fù)脈沖負(fù)脈沖“0”0”型冒險(xiǎn)型冒險(xiǎn)第77頁(yè)/共89頁(yè)&ABYABY 由于門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的電平跳變時(shí)由于門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的電平跳變時(shí)有時(shí)間差造成的競(jìng)爭(zhēng)有時(shí)間差造成的競(jìng)爭(zhēng) 互競(jìng)爭(zhēng)。互競(jìng)爭(zhēng)。第78頁(yè)/共89頁(yè) 一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F F中時(shí)，則中時(shí)，則該變量是具有競(jìng)爭(zhēng)條件的變量。如果消去其他變量（

26、令其該變量是具有競(jìng)爭(zhēng)條件的變量。如果消去其他變量（令其他變量為他變量為0 0或或1 1），留下具有競(jìng)爭(zhēng)條件的變量，），留下具有競(jìng)爭(zhēng)條件的變量，若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生負(fù)負(fù)的尖峰脈沖的冒險(xiǎn)現(xiàn)象，的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“0”0”型冒險(xiǎn)；型冒險(xiǎn)；若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生正正的尖峰脈沖的冒險(xiǎn)現(xiàn)象，的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“1”1”型冒險(xiǎn)。型冒險(xiǎn)。 二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查方法二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查方法1. 1. 代數(shù)識(shí)別法代數(shù)識(shí)別法第79頁(yè)/共89頁(yè)3.5 3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 例：用代數(shù)識(shí)別法檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。例：用代數(shù)識(shí)別法檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。解：解：A A是具有競(jìng)爭(zhēng)條件的變量。是具有競(jìng)爭(zhēng)條件的變量。第80頁(yè)/共89頁(yè)3.5 3.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 例：用代數(shù)識(shí)別法判斷電路是否存在冒險(xiǎn)