第二章計(jì)算機(jī)的邏輯電路-01

1、第二章 計(jì)算機(jī)的邏輯部件前言q計(jì)算機(jī)的基本組成是計(jì)算機(jī)的基本組成是5大部分：大部分： 控制器、運(yùn)算器、存儲器、輸入設(shè)備、輸出設(shè)備?？刂破?、運(yùn)算器、存儲器、輸入設(shè)備、輸出設(shè)備。 每個部分又都是由集成電路板組成，每個電路板上是每個部分又都是由集成電路板組成，每個電路板上是由許多集成電路芯片組成，每個芯片由基本的邏輯電路由許多集成電路芯片組成，每個芯片由基本的邏輯電路組成。組成。 邏輯電路就是由最基本的邏輯門電路（邏輯電路就是由最基本的邏輯門電路（gate）組成。）組成。 因此，整個計(jì)算機(jī)的最基本的構(gòu)成單位就是邏輯門電因此，整個計(jì)算機(jī)的最基本的構(gòu)成單位就是邏輯門電路。路。CPU運(yùn)算器運(yùn)算器控制器控制

2、器存儲器存儲器輸入設(shè)備輸入設(shè)備輸出設(shè)備輸出設(shè)備計(jì)算機(jī)計(jì)算機(jī): :芯片芯片芯片芯片芯片芯片芯片芯片: :電路板電路板邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門: :邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門邏輯門芯片芯片一、計(jì)算機(jī)中常用的組合邏輯電路如果邏輯電路的輸出狀態(tài)僅和當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而與過去的輸入狀態(tài)無關(guān)，稱這種邏輯電路為組合邏輯電路。常見的組合邏輯電路有：加法器算術(shù)邏輯單元譯碼器數(shù)據(jù)選擇器常用邏輯門電路符號n與門、或門、非門n與非門、或非門n與或非門n異或門1、加法器（1）加法器是計(jì)算機(jī)基本運(yùn)算部件之一。半加器：半加器：不考慮進(jìn)位輸入時(shí)，兩數(shù)碼XnXn，YnYn相加稱為半加。

3、和 HnHn 的表達(dá)式如下： Hn = XnHn = XnYn + XnYn + XnYn = Xn YnYn = Xn Yn Cn = Xn Cn = XnYnYn 功能（真值）表： Xn YnHn Cn 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 XnYnHnCn異或門的其他應(yīng)用n可控原/反碼輸出電路異或門的其他應(yīng)用n數(shù)碼比較器異或門的其他應(yīng)用n奇偶檢測電路1、加法器（2）功能（真值）表： 1位全加器的表示 Xn Yn Cn-1Fn Cn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1

4、0 0 1 0 1 1 1全加器全加器XnYnFnCnCn-11、加法器（3）全加器：全加器：考慮進(jìn)位輸入時(shí)，兩數(shù)碼Xn，Yn，進(jìn)位Cn-1相加稱為全加。結(jié)果：和 Fn n，向高位進(jìn)位C Cn n 的表達(dá)式如下： F Fn n= X= Xn nY Yn nC Cn-1n-1+ X+ Xn nY Yn nC Cn-1n-1+ X+ Xn nY Yn nC Cn-1n-1+ X+ Xn nY Yn nC Cn-1n-1 C Cn n= X= Xn nY Yn nC Cn-1n-1+ X+ Xn nY Yn nC Cn-1n-1+ X+ Xn nY Yn nC Cn-1n-1+ X+ Xn nY Y

5、n nC Cn-1n-1 Fn = XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1Cn = XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 Fn =XnYn Cn-1 - 奇偶校驗(yàn)(真值表輸入1或3個1)Cn=XnYn+XnCn-1+YnCn-1 - 真值表輸入2或3個1（卡諾圖化簡）1、加法器（4）將 n 個全加器相連可得 n 位加法器每一級加法器的延遲2級門，設(shè)一級門延遲為t，4位加法器的各級進(jìn)位C1=2t，C2=4t，C3=6t，C4=8t。各級結(jié)果F1-F4的延遲統(tǒng)一為2t。 全加器全加器X4Y4F4C4全加器全加器X3Y3F

6、3C3全加器全加器X2Y2F2C2全加器全加器X1Y1F1C1C01、加法器（5） 由于進(jìn)位是串行傳送的，加法時(shí)間與位數(shù)有關(guān)。超前進(jìn)位產(chǎn)生電路： 首先考慮進(jìn)位產(chǎn)生的條件，即： Cn = XnYn + (Xn+Yn)Cn-1 C4 = X4Y4 + (X4+Y4) X3Y3 + (X4+Y4)(X3+Y3) X2Y2 + (X4+Y4)(X3+Y3)(X2+Y2) X1Y1 + (X4+Y4)(X3+Y3)(X2+Y2)(X2+Y2) C0這樣的話，位加法器的進(jìn)位C4只需要3級門延遲，就可以穩(wěn)定了。1、加法器（6）下面我們引入進(jìn)位傳遞函數(shù)Pi只和進(jìn)位產(chǎn)生函數(shù)Gi的概念。它們的定義為： Pi = Xi+Yi Gi = XiYi Pi的意義是：允許低位向高位傳送進(jìn)位； Gi的意義是：產(chǎn)生向高位的進(jìn)位。將Pi、Gi代入，便可得： C1 = G1 + P1C0 C2 = G2 + P2G1 + P2P1C0 C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0 C4 = G4 + P4G3 + P4P3G2 + P4P3P2G2 + P4P3P2P1C0看書上P30,圖2.14。由圖可以看到；只要X1X4、Y1Y4、C0同時(shí)到來，就可幾乎同時(shí)形成C1C4和F1F4。 1、加法器（7）n由圖2.12 (a)可知