基于TMS320F2812最小系統(tǒng)的設計

1、隨著DSP應用領域不斷的拓寬及其市場高速的增長，DSP系統(tǒng)廣泛地存在于我們的生活和工作中。本課題主要針對美國TI公司生產(chǎn)的TMS320F2812 DSP所組成的最小系統(tǒng)進行實驗研究，以TMS320F2812為核心，并且進行了外接擴展的數(shù)據(jù)存儲RAM、DC-DC電源系統(tǒng)、JTAG接口、通訊接口等的設計，最終能完成硬件設計以及ADC、SCI模塊的軟件調(diào)試。文章詳細地介紹了DSP的發(fā)展歷程、各部分電路的設計方法和調(diào)試過程。該最小系統(tǒng)既可以滿足教學要求，也可以用于簡單的工程研究和應用開發(fā)。在通常的實時信號處理中，DSP芯片具有可程控、可預見性、精度高、穩(wěn)定性好、可靠性和可重復性好、易于實現(xiàn)自適應算法、

2、大規(guī)模集成等優(yōu)點，這都是模擬系統(tǒng)所不及的。關鍵詞：DSP，TMS320F2812，最小系統(tǒng)設計ABSTRACTAs the applications of DSP constantly expanding and its market growing in a high-speed, DSP systems are widely used in our lives and work. This issue mainly aim to the experimental study of the United States TI TMS320F2812 DSP minimum system.It

3、mainly discusses TMS320F2812 and studiesadd extended data storage RAM, DC-DC power systems, JTAG interface, communication interface.Finally,completing the hardware design , software debugging and making it out.This article introduces the history, circuit parts design methods and the debugging proces

4、s of DSP. This minimum system not only meet the teaching requirements, but also for simple engineering researches and application development. In the usual real-time signal processing, DSP chip has so many advantages like good predictability, precision, stability, reliability and repeatability and e

5、asy to implement adaptive algorithm, which analog systems is less than it.Keywords:DSP, TMS320F2812, Minimum System Design目錄1 緒論11.1 DSP的發(fā)展11.2 DSP系統(tǒng)構(gòu)成及其特點21.3 DSP芯片的應用31.4 DSP的發(fā)展前景31.5 選題背景及意義52 系統(tǒng)總體設計62.1 TMS320F2812芯片的選擇62.2 TMS320F2812芯片的主要特性62.3 DSP最小系統(tǒng)82.4 電源模塊的設計92.5 時鐘信號的設計102.6 JTAG邊界掃描接口的設

6、計112.7 DSP外圍電路的設計122.8 DSP電路板設計162.9 數(shù)據(jù)采集模塊的軟件設計173 軟件調(diào)試及設計183.1 ADC模塊的軟件設計183.2 A/D采集實現(xiàn)193.3 A/D校正實現(xiàn)213.4 SCI模塊的軟件設計224 系統(tǒng)抗干擾設計254.1 干擾的來源及后果254.2 軟件硬件抗干擾設計255 系統(tǒng)調(diào)試275.1 ADC模塊的軟、硬件調(diào)試275.2 SCI模塊的軟、硬件調(diào)試286 結(jié)論與展望29致謝32附錄A 控制部分硬件原理圖33附錄B PCB版34附錄C A/D轉(zhuǎn)換主程序351 緒論數(shù)字信號處理（DSP）是一門涉及許多學科而又廣泛應用于許多領域的新興學科。在通常的

7、實時信號處理中，它具有可程控、可預見性、精度高、穩(wěn)定性好、可靠性和可重復性好、易于實現(xiàn)自適應算法、大規(guī)模集成等優(yōu)點，這都是模擬系統(tǒng)所不及的。1.1 DSP的發(fā)展DSP的發(fā)展大致分為三個階段：在數(shù)字信號處理技術發(fā)展的初期（二十世紀5060年代），人們只能在微處理器上完成數(shù)字信號的處理。直到70年代，有人才提出了DSP的理論和算法基礎。一般認為，世界上第一個單片DSP芯片應當是1978年AMI公司發(fā)布的S2811。1979年美國Intel公司發(fā)布的商用可編程器件2920是DSP芯片的一個主要里程碑。這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須有的單周期乘法器。1980年，日本NEC公司推出的mP D7

8、720是第一個具有硬件乘法器的商用DSP芯片，從而被認為是第一塊單片DSP器件。隨著大規(guī)模集成電路技術的發(fā)展，1982年美國德州儀器公司推出世界上第一代DSP芯片TMS32010及其系列產(chǎn)品，標志著實時數(shù)字信號處理領域的重大突破。TI公司之后不久相繼推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28、第三代DSP芯片TMS320C30/C31/C32。90年代DSP發(fā)展最快，TI公司相繼推出第四代DSP芯片TMS320C40/C44、第五代DSP芯片TMS320C5X/C54X、第二代DSP芯片的改進型TMS320C2XX、集多片DSP芯片于一體的高性能DSP芯片TMS

9、320C8X征尋代理以及目前速度最快的第六代DSP芯片TMS320C62X/C67X等1。隨著CMOS技術的進步與發(fā)展，日本的Hitachi公司在1982年推出第一個基于CMOS工藝的浮點DSP芯片，1983年日本Fujitsu公司推出的MB8764，其指令周期為120ns，且具有雙內(nèi)部總線，從而使處理吞吐量發(fā)生了一個大的飛躍。而第一個高性能浮點DSP芯片應是AT&T公司于1984年推出的DSP32。與其他公司相比，Motorola公司在推出DSP芯片方面相對較晚。1986年，該公司推出了定點處理器MC56001。1990年，推出了與IEEE浮點格式兼容的浮點DSP芯片MC96002。美國模擬

10、器件公司（AD）在DSP芯片市場上也占有一定的份額，相繼推出了一系列具有自己特點的DSP芯片，其定點DSP芯片有ADSP2101/2103/2105、ASDP2111/2115、ADSP2161/2162/2164以及ADSP2171/2181，浮點DSP芯片有ADSP21000/21020、ADSP21060/21062等。自1980年以來，DSP芯片得到了突飛猛進的發(fā)展，DSP芯片的應用越來越廣泛，并逐漸成為電子產(chǎn)品更新?lián)Q代的決定因素。從運算速度來看，MAC（一次乘法和一次加法）時間已經(jīng)從20世紀80年代初的400ns（如TMS32010）降低到10ns以下（如TMS320C54X、TMS

11、320C62X/67X等），處理能力提高了幾十倍。DSP芯片內(nèi)部關鍵的乘法器部件從1980年占模片區(qū)（Die Area）的40%左右下降到5%以下，片內(nèi)RAM數(shù)量增加一個數(shù)量級以上。DSP芯片的引腳數(shù)量從1980年的最多64個增加到現(xiàn)在的200個以上，引腳數(shù)量的增加，意味著結(jié)構(gòu)靈活性的增加，如外部存儲器的擴展和處理器間的通信等2。目前，最新的DSP芯片是由德州儀器于2009年11月5日推出的6核DSPTMS320C6472。TI C6472是TI針對電源優(yōu)化的多核處理器，在業(yè)界總工作頻率為3GHz的所有多核DSP中，C6472 DSP具有最高的處理性能與最低的功耗，可實現(xiàn)性能與低功耗。1.2

12、DSP系統(tǒng)構(gòu)成及其特點1. DSP系統(tǒng)構(gòu)成數(shù)字信號處理器是利用計算機或?qū)Ｓ锰幚碓O備，在模擬信號變換成數(shù)字信號以后，以數(shù)字形式對信號進行采集、變換、濾波、估值、增強、壓縮、識別等高速實時處理的專用處理器，其處理速度比最快的CPU還快1050倍。一個典型的DSP系統(tǒng)，輸入信號首先進行帶限濾波和抽樣，然后進行A/D變換將信號變換成數(shù)字比特流。DSP芯片的輸入是A/D變換后得到的以抽樣形式表示的數(shù)字信號，DSP芯片對輸入的數(shù)字信號進行某種形式的處理，如進行一系列的乘累加操作（MAC）。最后，經(jīng)過處理后的數(shù)字樣值再經(jīng)D/A（Digital to Analog）變換轉(zhuǎn)換為模擬樣值，之后再進行內(nèi)插和平滑濾波

13、就可得到連續(xù)的模擬波形。必須指出的是，上面給出的DSP系統(tǒng)模型是一個典型模型，但并不是所有的DSP系統(tǒng)都必須具有模型中的所有部件。1. DSP系統(tǒng)的特點數(shù)字信號處理系統(tǒng)是以數(shù)字信號處理為基礎，因此具有數(shù)字處理的全部優(yōu)點：（1）接口和編程方便。DSP系統(tǒng)與其他以現(xiàn)代數(shù)字技術為基礎的系統(tǒng)或設備都是相互兼容的，與這樣的系統(tǒng)接口以實現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口容易得多；另外，DSP系統(tǒng)中的可編程DSP芯片可使設計人員在開發(fā)過程中靈活方便地對軟件進行修改和升級。（2）穩(wěn)定性和可重復性好。DSP系統(tǒng)以數(shù)字處理為基礎，受環(huán)境溫度、濕度、噪聲、電磁場的干擾和影響較小，可靠性高；數(shù)字系統(tǒng)的性能基本不受元

14、器件參數(shù)性能變化的影響，因此數(shù)字系統(tǒng)便于測試、調(diào)試和大規(guī)模生產(chǎn)。（3）精度高。16位數(shù)字系統(tǒng)可以達到10-5的精度。（4）特殊應用。有些應用只有數(shù)字系統(tǒng)才能實現(xiàn)，例如信息無失真壓縮、V型濾波器、線性相位濾波器等等。（5）集成方便。DSP系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。當然，數(shù)字信號處理在高頻信號處理上也存在一定的缺點。DSP系統(tǒng)中的高速時鐘可能帶來高頻干擾和電磁泄漏等問題，而且DSP系統(tǒng)消耗的功率也較大。此外，DSP技術更新的速度快，數(shù)學知識要求多，開發(fā)和調(diào)試工具還不盡完善。1. 數(shù)字信號處理器與通用微處理器的比較DSP處理器往往都支持專門的尋址模式，它們對通常的信號處理操作和

15、算法是很有用的。例如，模塊（循環(huán)）尋址（對實現(xiàn)數(shù)字濾波器延時線很有用）、位倒序?qū)ぶ罚▽焖俑盗⑷~變換很有用）。這些非常專門的尋址模式在GPP中是不常使用的，只有用軟件來實現(xiàn)。在執(zhí)行時間的預測上，DSP對高性能GPP的優(yōu)勢在于，即便是使用了高速緩存的DSP，哪些指令會放進去也是由程序員（而不是處理器）來決定的；DSP一般不使用動態(tài)特性，如轉(zhuǎn)移預測和推理執(zhí)行等。因此，由一段給定的代碼來預測所要求的執(zhí)行時間是完全直截了當?shù)?，從而使程序員得以確定芯片的性能限制。1.3 DSP芯片的應用1. DSP的應用領域在近20多年時間里，DSP芯片的應用已經(jīng)從軍事、航空航天領域擴大到信號處理、通信、雷達、消費等許

16、多領域。主要應用有：信號處理、通信、語音、圖形/圖像、軍事、儀器儀表、自動控制、醫(yī)療、家用電器等。DSP主要應用市場為3C領域，合占整個市場需求的90%。數(shù)字蜂窩電話是DSP最為重要的應用領域之一。由于DSP具有強大的計算能力，使得移動通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如GSM、CDMA等全數(shù)字蜂窩電話網(wǎng)。在Modem器件中，DSP更是成效卓著，不僅大幅度提高了傳輸速率，且具有接收動態(tài)圖像能力。另外，可編程多媒體DSP是PC領域的主流產(chǎn)品。以XDSL Modem為代表的高速通信技術與MPEG圖像技術相結(jié)合，使得高品位的音頻和視頻形式的計算機數(shù)據(jù)有可能實現(xiàn)實時交換。目前的硬盤空間相當大，這主

17、要得益于CDSP（可定制DSP）的巨大作用。預計在今后的PC機中，一個DSP即可完成全部所需的多媒體處理功能。DSP也是消費類電子產(chǎn)品中的關鍵器件。由于DSP的廣泛應用，數(shù)字音響設備的更新?lián)Q代周期變得非常短暫。用于圖像處理的DSP，一種用于JPEG標準的靜態(tài)圖像數(shù)據(jù)處理；另一種用于動態(tài)圖像數(shù)據(jù)處理。1. DSP的市場規(guī)模從80年代開始起步的DSP市場，目前正處于高速成長的階段。在數(shù)字化、個人化和網(wǎng)絡化的推動下，1997年世界DSP市場營銷額超過32億美元，預計未來的年均增長率高達40%，按照這一增長速度，至2007年，世界DSP市場營銷額將突破500億美元。在全球DSP產(chǎn)品市場中，TI公司獨占

18、鰲頭，占世界市場45%的份額，其次是朗訊（28%）、ADI（12%）、摩托羅拉（12%）、其他公司（3%）。1.4 DSP的發(fā)展前景1. DSP的技術展望（1）努力向系統(tǒng)級集成DSP邁進。縮小DSP芯片尺寸始終是DSP的技術發(fā)展方向。當前的DSP多數(shù)基于RISC（精簡指令集計算）結(jié)構(gòu)，這種結(jié)構(gòu)的優(yōu)點是尺寸小、功耗低、性能高。各DSP廠商紛紛采用新工藝，改進DSP芯核，并將幾個DSP芯核、MPU芯核、專用處理單元、外圍電路單元、存儲單元統(tǒng)統(tǒng)集成在一個芯片上，成為DSP系統(tǒng)級集成電路。這樣的集成縮小了整機的體積，縮短了產(chǎn)品上市的時間，是一個重要的發(fā)展趨勢。（2）DSP的內(nèi)核結(jié)構(gòu)進一步改善。DSP的

19、結(jié)構(gòu)主要是針對應用，并根據(jù)應用優(yōu)化DSP設計以極大改進產(chǎn)品的性能。多通道結(jié)構(gòu)和單指令多重數(shù)據(jù)（SIMD）、超長指令字結(jié)構(gòu)（VLIM）、超標量結(jié)構(gòu)、超流水結(jié)構(gòu)、多處理、多線程及可并行擴展的超級哈佛結(jié)構(gòu)(SHARC)在新的高性能處理器中將占據(jù)主導地位。（3）可編程DSP是主導產(chǎn)品?？删幊藾SP給生產(chǎn)廠商提供了很大的靈活性。生產(chǎn)廠商可在同一個DSP平臺上開發(fā)出各種不同型號的系列產(chǎn)品，以滿足不同用戶的需求。同時，可編程DSP也為廣大用戶提供了易于升級的良好途徑。人們已經(jīng)發(fā)現(xiàn)，許多微控制器能做的事情，使用可編程DSP將做得更好更便宜。（4）追求更高的運算速度和進一步降低功耗和幾何尺寸。由于電子設備的個人

20、化和客戶化趨勢，DSP必須追求更高更快的運算速度，才能跟上電子設備的更新步伐。同時由于DSP的應用范圍已擴大到人們工作生活的各個領域，特別是便攜式手持產(chǎn)品對于低功耗和尺寸的要求很高，所以DSP有待于進一步降低功耗。按照CMOS的發(fā)展趨勢，依靠新工藝改進芯片結(jié)構(gòu)，DSP運算速度的提高和功耗尺寸的降低是完全可能的。（5）定點DSP是主流。雖然浮點DSP的運算精度更高，動態(tài)范圍更大，但定點DSP器件的成本較低，對存儲器的要求也較低，而且耗電較省。因此，定點運算的可編程DSP器件仍是市場上的主流產(chǎn)品。據(jù)統(tǒng)計，目前銷售的DSP器件中的80%以上屬于16位定點可編程DSP器件，預計今后的比重將逐漸增大。（

21、6）與可編程器件結(jié)合。DSP的許多新應用需要比傳統(tǒng)DSP處理器更加強大的數(shù)字信號處理能力，設計者往往會借助PLD和FPGA來滿足他們?nèi)找嫣岣叩男盘柼幚硇枨?。與常規(guī)DSP器件相比，F(xiàn)PGA器件配合傳統(tǒng)的DSP器件可以處理更多信道，可在基站中用來實現(xiàn)高速實時處理功能，滿足無線通信、多媒體等領域多功能和高性能的需要。（7）DSP嵌入式系統(tǒng)。DSP嵌入式系統(tǒng)是DSP系統(tǒng)嵌入到應用電子系統(tǒng)中的一種通用系統(tǒng)。這種系統(tǒng)既具有DSP器件在數(shù)據(jù)處理方面的優(yōu)勢，又具有應用目標所需要的技術特征。在許多嵌入式應用領域，既需要在數(shù)據(jù)處理方面具有獨特優(yōu)勢的DSP，也需要在智能控制方面技高一籌的微處理器(MCU)。因此，將

22、DSP與MCU融合在一起的雙核平臺，將成為DSP技術發(fā)展的一種新潮流3-4。1. 我國DSP市場前景目前，國外眾多廠商涉足我國DSP產(chǎn)品市場，我國的DSP應用已有了相當?shù)幕A，有10多家集成電路設計企業(yè)從事數(shù)字信號處理系統(tǒng)(DSP)及相關產(chǎn)品的開發(fā)與應用。從應用范圍來說，數(shù)字信號處理器市場前景看好。DSP不僅成為手機、個人數(shù)字助理等快速增長產(chǎn)品中的關鍵元件，而且它正在向數(shù)碼相機和電機控制等領域挺進。隨著DSP芯片的品種和技術檔次不斷提高以及向多功能化、高性能化、低功耗化放向發(fā)展，DSP日益進入人們的生活，在未來相當長的一段時間，我國DSP市場將蓬勃發(fā)展，今后幾年市場銷售額仍將保持40以上的增長

23、率，具有良好的市場前景。1.5 選題背景及意義數(shù)字信號處理器在眾多需要進行高速數(shù)據(jù)處理的領域都有著廣泛的應用。隨著多媒體處理對精度要求的不斷提高，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32位浮點DSP處理器6。設計有自主產(chǎn)權的DSP處理器IP核，對于國內(nèi)自主研制高端SOC產(chǎn)品，具有很高的實用價值。2 系統(tǒng)總體設計TMS320F2812芯片的選擇選用TMS320F2812作為研究的理由：（1）TMS320F2812實時采集和傳輸?shù)臄?shù)據(jù)量大，處理器的處理速度很高，且有足夠大的內(nèi)存。TMS320F2812的工作主頻高達150MHz，單周期指令執(zhí)行時間為6.67ns，外部RAM最大可擴展為512K。（2）T

24、MS320F2812精度高，為32位。（3）TMS320F2812的外擴RAM較大，最大可擴展為512K。它具有一個特殊的外部存儲器接口（XINTF），通過它可以完成外部RAM的擴展。該接口的5個存儲器的每一個區(qū)還可以分別對等待狀態(tài)數(shù)、讀寫選通信號的建立時間、激活時間和保持時間進行編程，方便系統(tǒng)設計。綜上所述，選擇了性價比高、工業(yè)上普遍選用的TMS320F2812芯片來進行最小系統(tǒng)的設計。2.2TMS320F2812芯片的主要特性TMS320F2812系列DSP（數(shù)字信號處理器）是TI公司最新推出的數(shù)字信號處理器，該系列處理器是基于TMS320C2xx內(nèi)核的定點數(shù)字信號處理器。器件上集成了多種

25、先進的外設，為電機及其他運動控制領域應用的實現(xiàn)提供了良好的平臺。同時代碼和指令與F24x系列數(shù)字信號處理器完全兼容，從而保證了項目或產(chǎn)品設計的可延續(xù)性。與F24x系列數(shù)字信號處理器相比，F(xiàn)2812系列數(shù)字信號處理器提高了運算的精度（32位）和系統(tǒng)的處理能力（達到150MIPS）。該系列數(shù)字信號處理器還集成了128KB的Flash存儲器，4KB的引導ROM，數(shù)字運算表以及2KB的OTP ROM，從而大大改善了應用的靈活性。128位的密碼保護機制有效地保護了產(chǎn)品的知識產(chǎn)權。兩個事件管理器模塊為電機及功率變換控制提供了良好的控制功能。16通道高性能12位ADC單元提供了兩個采樣保持電路，可以實現(xiàn)雙通

26、道信號同步采樣。歸納起來，TMS320F2812系列DSP有以下特點2-3。（1）TMS320F2812系列DSP采用高性能的靜態(tài)COMS技術主頻達150MHz（時鐘周期6.67ns）；采用低電壓供電，當主頻為135MHz時內(nèi)核電壓為1.8V，當主頻為150MHz時內(nèi)核電壓為1.9V，I/O引腳電壓為3.3V。（2）支持JTAG邊界掃描接口（3）高性能32位CPU 支持1616位和3232位的乘法加法運算； 支持1616位的雙乘法運算； 采用哈佛總線結(jié)構(gòu)模式； 快速中斷響應和中斷處理能力； 統(tǒng)一的存儲設計模式； 4MB的程序/數(shù)據(jù)尋址空間； 高效的代碼轉(zhuǎn)換功能（支持C/C+和匯編）； 與TMS

27、320F24x/F240x系列數(shù)字信號處理器代碼兼容。（4）片內(nèi)存儲空間 片內(nèi)Flash空間大小為128K16b，分為4個8K16b和6個16K16b存儲段； ROM空間：片內(nèi)含128K16位大小的ROM； OTP ROM空間大?。?K16b； L0和L1：兩塊4K16位的單周期訪問RAM（SARAM）； H0：一塊8K16位的單周期訪問RAM（SARAM）； M0和M1：兩塊116位的單周期訪問RAM（SARAM）。（5）根只讀存儲器（Boot ROM）4K16位 帶有軟件啟動的Boot模式； 標準數(shù)學函數(shù)庫。（6）外部存儲器接口 有高達1M16b的總存儲空間； 可編程的等待時間； 可編程讀

28、寫選通計數(shù)器（Strobe Timing）； 三個獨立的片選信號。（7）時鐘與系統(tǒng)控制 支持動態(tài)鎖相環(huán)倍頻； 片內(nèi)振蕩器； 看門狗定時器模塊。（8）三個外部中斷。（9）外部中斷擴展（PE）模塊 可支持96個外部中斷，當前僅使用了45個外部中斷。（10）128位的密鑰（Security Key/Lock）保護Flash/OTP和L0/L1 SARAM； 防止ROM中的程序被盜。（11）3個32位的CPU定時器。（12）用于控制電機的外圍設備 兩個事件管理器（EVA、EVB）； 與C240兼容的器件。（13）串口外圍設備 串行外圍接口（SPI）； 兩路串行通信接口（SCI），標準的SCI口； 增強

29、型CAN模塊（eCAN）； 多通道緩沖串行接口（McBSP）和串行外圍接口模式。（14）12位的ADC轉(zhuǎn)換模塊 28通道的輸入通道；單一或級聯(lián)轉(zhuǎn)換模式；最高轉(zhuǎn)換速率為80ns/12.5Msps。（15）最多有56個獨立的可編程、多用途通用輸入/輸出（GPIO）引腳。（16）先進的仿真模式具有實時分析以及設置斷點的功能； 支持硬件仿真。（17）開發(fā)工具 DSP集成系統(tǒng)（Code Composer Studio，CCS）； JTAG仿真器。（18）低功耗模式和節(jié)能模式 支持空閑模式（IDLE）、等待模式（STANDBY）、掛起模式（HALT）； 靜止/使能獨立外設時鐘。（19）封裝方式 帶外部存儲

30、器接口的179球形觸點BGA封裝； 帶外部存儲器接口的176引腳低剖面四芯線扁平LQFP封裝； 沒有外部存儲器接口的128引腳奧貼片正方扁平PBK封裝。（20）工作溫度 A：-4085（GHH、ZHH、PGF、PBK）； S：-40125（GHH、ZHH、PGF、PBK）； Q：-40125（PGF、PBK）。2.3 DSP最小系統(tǒng)DSP最小系統(tǒng)是能使DSP正常工作的最基本的DSP系統(tǒng)。本設計中，DSP最小系統(tǒng)以TMS320F2812為中心，在其外圍擴展程序和數(shù)據(jù)存儲器，以及看門狗，時鐘電路，JTAG電路，電源電路等。DSPTMS320LF2812JTAG電路SCI通信電路數(shù)據(jù)存儲時鐘電路電源

31、電路LED顯示圖2-1 DSP最小系統(tǒng)圖 電源模塊的設計TMS320F2812芯片采用雙供電模式，1.8V（主頻135MHz）內(nèi)核電壓和3.3V外圍接口電壓。芯片的上電順序是：先加載外圍接口電壓3.3V，當外圍接口電壓升至2.5V時開始加載芯片核電壓1.8V，電壓爬升小于10ms。芯片下電的順序是：先斷掉外圍接口電壓3.3V，復位信號始終低有效，保持8us，接著使芯片核電壓1.8V降為0。實際系統(tǒng)的外接電源采用的是+5V開關電源，所以硬件電路中必須采用電源轉(zhuǎn)換芯片組。市場上電源轉(zhuǎn)換芯片的種類豐富、廠家繁多，結(jié)果認真分析和比較，本系統(tǒng)中采用的電源轉(zhuǎn)換芯片與DSP芯片為同一家廠家TI公司，芯片之間

32、的兼容性好，可靠性高，性能參數(shù)指標具有一致性。電源芯片TPS767D318為+5V外接電壓轉(zhuǎn)換+3.3V提供可能，采用可調(diào)電源芯片TPS767D318為TMS320F2812提供1.8V（主頻135MHz）或1.9V（主頻150MHz）的核電壓5-6。當TMS320F2812芯片在主頻135MHz情況下工作時，芯片功耗為565mW，電流消耗僅在左右，存儲器需要的電流，CPLD需要，可調(diào)電源轉(zhuǎn)換芯片TPS767D318的最大輸出電流為1A，完全可以滿足模塊需要。此電源轉(zhuǎn)化芯片組既可以滿足系統(tǒng)工作時的電流要求，又可以解決DSP芯片上、下電順序問題。DSP芯片的電源部分設計如圖2-2所示。圖2-2

33、DSP芯片的電源部分設計圖 時鐘信號的設計TMS320F2812處理器片上帶有基于PLL的時鐘模塊，為器件及各種外設提供時鐘信號。鎖相環(huán)有4位倍頻設置位，可以為處理器提供各種速度的時鐘信號。一般有兩種方法為DSP芯片提供時鐘電路。（1）使用內(nèi)部振蕩器，即在DSP芯片的X1/XCLKIN和X2引腳之間連接一個石英晶體和兩個電容，利用DSP芯片內(nèi)部的振蕩電路組成并聯(lián)諧振電路，可產(chǎn)生與外加晶體同頻率的時鐘信號。兩個電容一般在1030pF之間選擇，它們可對時鐘頻率起到微調(diào)作用。石英晶體的頻率等于DSP芯片主頻的80%25%，即GPA1的頻率=135MHz80%25%=27MHz，故選取30MHz的晶體

34、，能夠滿足DSP芯片的工作要求，兩個電容分別選取24pF。（2）使用外部時鐘源。即采用封裝好的晶體振蕩器，將外部時鐘源直接接到X1/XCLKIN引腳上，X2引腳懸空。本論文中TMS320F2812處理器的時鐘信號設計采用方法（1），其設計原理圖如圖2-3所示：圖2-3 DSP芯片的時鐘信號設計TMS320F2812用30MHz外部晶體給F2812提供時鐘，并使能F2812片上PLL電路。PLL倍頻系數(shù)由PLL控制寄存器PLLCR的低4位控制，可有軟件動態(tài)地修改，外部復位信號(XRS)將此4位控制位被清為0（CCS中的復位命令將不對此4位控制位作清0操作），F(xiàn)2812的CPU最高可工作在150M

35、Hz主頻下，也即對30MHz輸入頻率進行5倍頻7-8。PLLCR控制位與倍頻系數(shù)的關系如下表2-1所示：表2-1 PLLCR控制位與倍頻系數(shù)關系表位名稱類型重疊描述3:0DIVR/W0,0,0,0系統(tǒng)時鐘輸出=（x時鐘輸入*n）/2（n代表復位倍增因數(shù)）位值 n 系統(tǒng)時鐘輸出0000 復位旁路 X時鐘輸入/20001 1 X時鐘輸入/20010 2 X時鐘輸入00110100 4 X時鐘輸入*201010110 6 X時鐘輸入*301111000 8 X時鐘輸入*410011010 10 X時鐘輸入*51011 11 保留位1100 12 保留位1101 13 保留位1110 14 保留位11

36、11 15 保留位15:4保留位R=00:0JTAG邊界掃描接口的設計JTAG標準是1990年由國際電氣和電子工程師協(xié)會（IEEE）公布的1149.1標準，是針對現(xiàn)代大規(guī)模集成電路測試、檢驗困難而提出的基于邊界掃描機制和標準測試存取的國際標準。邊界掃描就是對含有JTAG邏輯的集成電路芯片邊界引腳通過軟件完全控制和掃描觀察其狀態(tài)的方法，這種能力使的高密度的大規(guī)模集成芯片在線測試成為可能。其原理是在芯片的輸入/輸出引腳內(nèi)部安排存儲單元，用來保存引腳狀態(tài)，并在內(nèi)部將這些存儲單元連接在一起，通過一個輸入引腳TDI引入和一個輸出引腳TDO引出。正常情況下，這些存儲單元不工作，在測試模式下，存儲單元存儲輸

37、入/輸出狀態(tài)，并在測試存儲口（TAP）的控制下輸入/輸出。TI公司為DSP芯片F(xiàn)2812設置了符合國際標準的JTAG邏輯測試口。仿真電纜和JTAG測試口的連接通過一個14針的仿真頭來實現(xiàn)，仿真頭上的信號連接關系圖2-4所示。其中TDI_DSP和TDO_DSP是測試數(shù)據(jù)的輸入和輸出，TMS_DSP是測試模式的選擇，TCK_DSP和TRST_DSP是測試時鐘的輸出和返回9。圖2-4仿真頭上的信號連接關系2.7DSP外圍電路的設計DSP芯片的最小系統(tǒng)設計是保證DSP芯片正常工作，完成基本的運算處理功能。但生產(chǎn)廠商為DSP芯片配置了大量的片內(nèi)外圍設備，給用戶提供了豐富的硬件資源和系統(tǒng)操作能力。F281

38、2芯片的片內(nèi)外圍設備主要包括片內(nèi)A/D、異步串行口、同步串行口、3個32位的CPU定時器、2個事件管理器、多通道緩沖串行口等。DSP外圍電路的設計就是完成F2812芯片的片內(nèi)外圍設備的連接和通信，使其為用戶提供方便。外擴RAM的設計隨著數(shù)據(jù)采樣率的提高，數(shù)字信號處理方法的復雜化及運行實時庫軟件的使用，使得數(shù)據(jù)量和程序代碼大大增加，DSP芯片內(nèi)部的片內(nèi)RAM無法滿足實際需要，所以必須考慮外部存儲器的擴展問題。F2812芯片內(nèi)部配置了18Kx16bits的單周期訪問RAM，但它無法滿足實時數(shù)據(jù)采集和存儲要求，所以采用CYPRESS公司的CY7C1041BV33芯片擴展F2812芯片的外部存儲器。F

39、2812芯片的外部存儲器擴展接口XINTF是一種非多路選通的異步總線，它的最大擴展能力為512K16bits，考慮到硬件成本太高，最后外部存儲器擴展到256K16bits。CYPRESS公司的CY7C1041BV33芯片是一款高性能CMOS靜態(tài)RAM，工作電壓+3.3V，最快訪問時間是12ns，它的最大容量為256K16bits，具有的基本輸入/輸出信號有：地址總線（是輸入信號）、數(shù)據(jù)總線（是雙向傳輸信號）、片選信號（CE#，輸入信號）、讀信號（OE#，是輸入信號）、寫信號（WE#，是輸出信號）。由于采用統(tǒng)一尋址方式，它既可作為程序存儲器，也可作為數(shù)據(jù)存儲器。外擴RAM的連接關系如圖2-5所示

40、。F2812芯片具有5個外部存儲器擴展接口XZCS0AND0#，XZCS0AND1#，XZCS1#，XZCS2#，XZCS6AND7#，外擴RAM掛接在F2812芯片的外部存儲擴展接口XZCS2#上，地址空間為0x0800000x0BFFFF，共256K16bits。圖2-5 外擴RAM的連接關系圖2.A/D轉(zhuǎn)換電路的設計A/D轉(zhuǎn)換電路是數(shù)據(jù)采集模塊的主要部分。它的核心任務是完成信號的數(shù)據(jù)采集。A/D轉(zhuǎn)換電路的設計完全遵循參考文獻的嚴格規(guī)定。本系統(tǒng)的設計中選用TMS320F2812芯片的片內(nèi)A/D接口實現(xiàn)信號的數(shù)據(jù)采集。F2812芯片的內(nèi)部ADC模塊是一個12位帶流水線的模數(shù)轉(zhuǎn)化器。模數(shù)轉(zhuǎn)換單

41、元的模擬電路包括前向模擬多路復用開關（MUXs）、采樣/保持（S/H）電路、變換內(nèi)核、電壓參考和其它模擬輔助電路。模數(shù)轉(zhuǎn)化單元的數(shù)字電路包括可編程轉(zhuǎn)換序列、結(jié)果寄存器、與模擬電路的接口等電路。F2812芯片的A/D轉(zhuǎn)換器是一個12位分辨率轉(zhuǎn)換器，內(nèi)含2個采樣/保持電路，25MHz的ADC時鐘頻率，單通道轉(zhuǎn)換時間為80ns，采樣率高達12.5MHz，16個采集通道，可配置成兩個獨立的8通道，模擬輸入范圍0V3V，4種觸發(fā)方式可以啟動A/D轉(zhuǎn)換，具有靈活的中斷控制。輸入模擬電壓與采樣結(jié)果的關系為：數(shù)字結(jié)果=4095（輸入模擬電壓-ADCLO）/3，其中，ADCLO是提供普通的低邊模擬輸入管腳，接模

42、擬地。F2812芯片的ADC模塊原理框圖如2-6所示：圖2-6 ADC模塊原理框圖A/D轉(zhuǎn)換電路設計時分電壓跟隨和A/D轉(zhuǎn)換兩部分電路設計，共同完成數(shù)據(jù)采集任務。電壓跟隨電路的主要作用是緩沖、穩(wěn)壓、隔離、限幅和提高帶載能力，對下一級電路而言相當于一個恒壓源，使得A/D轉(zhuǎn)換器能夠產(chǎn)生穩(wěn)定的采樣信號。能夠做電壓跟隨的運算放大器種類非常多，如美國模擬數(shù)字公司的AD8552芯片就是一款性能較好的運算放大器，但價格較貴。圖2-6中，ADx（x=0,1）是輸入信號，也是來自信號調(diào)理電路的輸出信號。ADCINxx是完成跟隨后的輸出信號，在A/D轉(zhuǎn)換電路設計時，將完成跟隨的信號ADCINxx（xx=0,1）直

43、接與F2812芯片的ADCINAx（x=0,1）引腳直連；圖2-7是A/D轉(zhuǎn)換電路的特殊引腳連接關系圖，在圖中，ADCREFP和ADCREFM管腳分別接一個10uF的陶瓷旁路電容，最后接模擬地；ADCRESEXT管腳接一個特殊阻值的電阻-（24.95%）（ADC外部電流偏置電阻），再接模擬地；ADCBGREFIN管腳是TI保留的測試管腳，懸空即可；AVSSREFBG管腳直接與模擬地相連；AVDDREFBG管腳與+3.3V模擬電源相連；管腳ADCLO提供普通的低邊模擬輸入，通常將其連接到模擬地上12。這樣，就可完成A/D轉(zhuǎn)換電路的硬件設計。圖2-7 A/D轉(zhuǎn)換電路特殊管腳設計圖為了獲得12位精度

44、的ADC，需要正確的PCB布局，布線。到ADCINxx引腳的模擬信號線不能與數(shù)字信號線靠的太近，需要避免數(shù)字信號的干擾耦合進入ADC的輸入線。ADC模塊的功率引腳所連的電源和地必須與數(shù)字電源和數(shù)字地分開等問題將在第四章中詳述。SCI接口的設計SCI稱為串行通信接口，它是一種采用雙信號線的異步串行通信接口。它的主要任務是將片內(nèi)A/D采集到的十進制或十六進制數(shù)據(jù)傳輸?shù)轿C端，使得相關技術人員能夠在微機上完成數(shù)據(jù)的分析和處理。本系統(tǒng)設計中選用TMS320F2812芯片的片內(nèi)SCI接口實現(xiàn)數(shù)據(jù)傳輸。F2812芯片內(nèi)部集成了2組SCI接口，即SCITXDA、SCIRXDA、SCITXDB、SCIRXDB

45、。其中，SCITXD引腳是發(fā)送數(shù)據(jù)引腳，SCIRXD引腳是接收數(shù)據(jù)引腳。F2812芯片的SCI接口提供多種通信速率，支持全雙工、半雙工的通訊模式，具有雙緩沖接收和發(fā)送功能，發(fā)送和接收可采用中斷或狀態(tài)標志位查詢兩種方式工作。異步數(shù)據(jù)傳輸?shù)母袷綖?位起始位，8位數(shù)據(jù)位，可選擇的奇偶校驗位，1位停止位，采用非歸零通信格式。SCI接口使用奇偶校驗、超時、幀出錯監(jiān)測確保數(shù)據(jù)的準確傳輸。圖2-8是F2812芯片的SCI接口電路原理圖。圖2-8 F2812芯片的SCI接口電路在上述接口電路中采用符合RS-232標準的驅(qū)動芯片MAX3232進行串行通訊。MAX3232芯片功耗低，集成度高，具有2組接收和發(fā)送通

46、道，供電電壓為3.0V5.5V，可與F2812芯片共用同一個電源芯片，即采用+3.3V供電。MAX3232和SCI之間無需添加電平轉(zhuǎn)換電路，接口電路簡單，可靠性高。2.8 DSP電路板設計由于數(shù)據(jù)采集模塊中所使用的芯片都具有較高的工作頻率，各芯片的引腳非常密集，而且需要進行數(shù)?；旌想娐吩O計，所以對PCB電路板設計具有較高的要求。在PCB電路板設計過程中必須充分考慮信號完整性問題、電磁兼容性（EMC）問題和PCB的抗干擾措施，只有這樣，才能確保系統(tǒng)穩(wěn)定工作，獲得最佳質(zhì)量的數(shù)字信號。下面就電路板設計過程中應該注意的問題做一說明。（1）為了確保電子線路獲得最佳的性能，在PCB的設計過程中，采用了多層

47、板設計，合理的器件布局，布置了獨立、專用的電源層和底層。本系統(tǒng)的數(shù)據(jù)采集模塊采用了2層板設計。合理的器件布局可以縮小PCB的尺寸大小、減少阻抗、提高抗干擾能力、降低成本。布局時必須以核心器件為中心，圍繞核心器件布局。元器件盡可能的均勻、整齊、緊湊的排布在PCB板上，減少和縮短各元件之間的引線連接。（2）在PCB板設計過程中，必須考慮電源和地的去藕問題。解決電源和地的去藕問題的方法是在電源和地之間添加和分布足夠的去藕電容。大小不同的電容分別濾去不同頻率的噪聲，如110uF的電容濾去50Hz的噪聲，0.010.1uF的電容濾去100Hz的噪聲。設計時，在電源輸入端跨接了多個0.01uF的電容和1個

48、10uF的坦電容。（3）重要信號線的有效布線也決定著信號的質(zhì)量。布線時盡可能減少線長度和過孔數(shù)；輸入、輸出端用導線應盡量避免貼近平行，以免發(fā)生反饋耦合；導線之間的最小距離由最壞情況下的線間絕緣電阻和擊穿電壓決定；PCB電路板導線拐彎處取圓弧形，直角或銳角在電路中會影響電氣特性。（4）數(shù)字地與模擬地要分開。PCB電路板上既有數(shù)字電路又有模擬電路的設計，應使它們盡量分開，使兩者的地線不要相混。如片內(nèi)A/D轉(zhuǎn)換器件上有2種電源、地，即模擬電源和數(shù)字電源，模擬地和數(shù)字地。最終模擬電源和數(shù)字電源，模擬地和數(shù)字地只能有一個共接點，其接入點可選在電源輸入處，也可選在模、數(shù)信號匯集的地方。在共接點處串接一個低

49、功耗的磁珠（電感），將數(shù)字電路中的最強干擾隔離掉。（5）為了達到抗干擾的目的，電源線和接地線應加粗。加粗的目的是減少環(huán)路電阻，提高抗噪聲能力。同時使電源線、地線的走向與數(shù)據(jù)傳輸?shù)姆较蛞恢拢岣唠娐返目垢蓴_能力。（6）接地線構(gòu)成閉環(huán)路，提高抗噪聲能力。PCB電路板上有很多集成電路元件，遇到耗電多的元件時，因受接地線粗細的限制，會在地線上產(chǎn)生較大的電位差，引起抗噪聲能力下降。若將接地線構(gòu)成環(huán)路，則會縮小電位差值，提高板卡抗噪聲能力。（7）未用的芯片引腳不能懸空，必須將它們上拉成固定電平值（通常選外設電壓）或下拉為0，以降低功耗。正是采取了上述的一系列措施，才使數(shù)據(jù)采集傳輸模塊得到了正常的運轉(zhuǎn)，保證

50、能夠獲得高質(zhì)量的信號，為系統(tǒng)的后續(xù)工作奠定了基礎。附錄A將給出最小系統(tǒng)的全部硬件原理設計圖。2.9 數(shù)據(jù)采集模塊的軟件設計數(shù)據(jù)采集模塊的設計包括硬件設計和軟件設計兩大部分，只有這兩部分協(xié)同工作，才能完成數(shù)據(jù)的采集和傳輸。在第三章中對數(shù)據(jù)采集模塊的硬件設計進行了詳細的說明，本節(jié)就數(shù)據(jù)采集模塊的軟件設計進行詳細討論。3軟件調(diào)試及設計 ADC模塊的軟件設計ADC模塊中的軟件設計環(huán)境依賴于TI公司的集成開發(fā)環(huán)境CCS3.3，即CodeComposer Studio Version 3.3，它是一種針對標準TMS320調(diào)試接口的集成開發(fā)環(huán)境。CCS3.3包含代碼編輯工具、代碼調(diào)試工具、可執(zhí)行代碼生成工具

51、和實時分析工具。代碼編輯工具是用C語言、匯編語言或兩種語言混合編寫DSP芯片的源代碼。代碼調(diào)試工具是對編寫好的源代碼進行調(diào)試，用以鏈接*.CMD文件，將一個或多個COFF目標文件鏈接起來，生成存儲器映射文件（*.MAP文件）和可執(zhí)行的輸出文件（*.OUT文件）。集成開發(fā)環(huán)境包含軟件仿真器（Simulator）和硬件仿真器（Emulator）兩部分。Simulator在不安裝DSP硬件仿真器的情況下使用戶的應用程序在主機上仿真運行；而Emulator必須安裝硬件仿真器，才能調(diào)試編寫的程序17-18。ADC模塊中的程序全部采用C語言編寫。在實時信號處理中，C語言是最適合的一種高級語言，因為它可以按

52、位操作，這樣就可以直接操作硬件，同時，它又是使用最廣泛的語言，可供利用的軟件資源豐富。用C語言編程還可以利用C的基本頭文件和庫，對計算機的屏幕、磁盤文件進行操作，從而可利用計算機資源，大大方便調(diào)試。ADC模塊按照圖3-1的流程順序，配合調(diào)用作者編寫的相關子函數(shù)。圖3-1ADC模塊主流程圖數(shù)據(jù)采集模塊進行必要的硬件連接之后，對模塊加載規(guī)定范圍內(nèi)的電壓，促使DSP芯片開始工作。DSP芯片F(xiàn)2812上電后，主程序首先調(diào)用初始化DSP內(nèi)核的子程序，在該子程序中完成禁止看門狗；設定基于鎖相環(huán)的時鐘模式，使得F2812的主頻達到150MHz；通過寫高速外圍時鐘定標寄存器和低速外圍時鐘定標寄存器，完成系統(tǒng)時

53、鐘信號的設定；對外圍時鐘控制寄存器的第0、3、10位寫1，使能各外設模塊的時鐘。緊接著，主程序禁止CPU中斷，對中斷使能寄存器IER和中斷標志寄存器IFR賦值，清除中斷。隨著主程序調(diào)用一系列的初始化程序，完成了相關功能寄存器的參數(shù)設定，如初始化PIE中斷程序、初始化PIE中斷矢量表程序、初始化外部擴展接口程序、初始化片內(nèi)A/D程序、初始化時間管理器EVA程序、初始化片內(nèi)串口SCI程序。隨后，主程序?qū)/D中斷入口地址裝入PIE中斷矢量表中，開中斷、啟動時間管理器中的定時器、判定AdcRegs寄存器中SEQ1_BSY位是否空閑，若該位空閑，對ADCTRL2中第8位EVA_SOC_SEQ1置1，允

54、許SEQ1由EVA啟動，調(diào)用A/D中斷采集程序，開始采集數(shù)據(jù)。數(shù)據(jù)采集完成后，相關數(shù)據(jù)存儲到指定地址范圍的外擴RAM中，等待傳輸24。最后，主程序調(diào)用數(shù)據(jù)傳輸子程序且清除相關標志位，將外擴RAM中存儲的數(shù)據(jù)輸送到PC機上，再由用戶采用特殊的算法對采集到的信號進行分析、處理和判斷。3.2 A/D采集實現(xiàn)在第三章中對A/D轉(zhuǎn)換電路硬件設計進行了必要的說明，本小節(jié)中將對DSP的A/D轉(zhuǎn)換電路軟件設計做一詳細的論述。為了完成A/D采集，首先，必須對片內(nèi)A/D進行初始化，設定相關的初始狀態(tài)。初始化A/D源程序如下：void InitAdc(void)unsigned int i;AdcRegs.ADCT

55、RL1.bit.RESET=1;NOP;AdcRegs.ADCTRL1.bit.RESET=0;AdcRegs.ADCTRL1.bit.SUSMOD=3;AdcRegs.ADCTRL1.bit.ACQ_PS=0;AdcRegs.ADCTRL1.bit.CPS=0;AdcRegs.ADCTRL1.bit.CONT_RUN=0;AdcRegs.ADCTRL1.bit.SEQ_CASC=1;AdcRegs.ADCTRL3.bit.ADCBGRFDN=3;for(i=0;i10000;i+)NOP;AdcRegs.ADCTRL3.bit.ADCPWDN=1;for(i=0;i5000;i+)NOP;A

56、dcRegs.ADCTRL3.bit.ADCCLKPS=15;AdcRegs.ADCTRL3.bit.SMODE_SEL=1;AdcRegs.MAX_CONV.bit.MAX_CONV=15;AdcRegs.CHSELSEQ1.bit.CONV00=0;AdcRegs.CHSELSEQ1.bit.CONV01=1;AdcRegs.CHSELSEQ1.bit.CONV02=2;AdcRegs.CHSELSEQ1.bit.CONV03=3;AdcRegs.CHSELSEQ2.bit.CONV04=4;AdcRegs.CHSELSEQ2.bit.CONV05=5;AdcRegs.CHSELSEQ2.bit.CONV06=6;AdcRegs.CHSELSEQ2.bit.CONV07=7;AdcRegs.CHSELSEQ3.bit.CONV08=8;AdcRegs.CHSELSEQ3.bit.CONV09=9;AdcRegs.CHSELSEQ3.bit.CONV10=10;AdcRegs.CHSELSEQ3.bit.CONV11=11;AdcRegs.CHSELSEQ4.bit.CONV12=12;AdcRegs.CHSELSEQ4.bit.CONV13=13;Ad