組成原理復(fù)習(xí)題庫更新版(1)

1、計(jì)算機(jī)組成原理復(fù)習(xí)題一、 選擇題1. 假設(shè)同一套指令集用不同的方法設(shè)計(jì)了PC A和PC B，PC A和PC B的時(shí)鐘周期分別為1.2ns，2ns。某個(gè)程序在A上運(yùn)行的CPI為2，在B上運(yùn)行的CPI為1，則對于該程序來說，PC A和PC B速度比例為（ D ） 。A、1:2 B、2:1 C、6:5 D、5:62. 假設(shè)x為8位的定點(diǎn)整數(shù)（其中最高位為符號位，低7位為數(shù)據(jù)位），已知x補(bǔ)=1011 0110，則-x補(bǔ)等于（ D ）。A、0011 0010 B、1011 0011 C、1100 1101 D、0100 10103. 在總線結(jié)構(gòu)中，（ B ）需要在ALU的兩個(gè)輸入端加上兩個(gè)緩沖寄存器。A

2、、雙總線結(jié)構(gòu) B、單總線結(jié)構(gòu) C、三總線結(jié)構(gòu) D、以上都正確4. 某數(shù)為IEEE754單精度浮點(diǎn)數(shù)格式表示為45100000H，則該數(shù)的值是（ B ）。A、1.125×210 B、1.125×211 C、-1.125×211 D、-1.125×2105. 假設(shè)程序P在裝置M執(zhí)行時(shí)間為20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)是以前的70%，但CPI為以前的1.2倍，則現(xiàn)在P在M上的執(zhí)行時(shí)間為（ D ）。A、8.4秒 B、11.7秒 C、14.0秒 D、16.8秒6. 假定某一個(gè)實(shí)數(shù)x=-0101 0101B，在計(jì)算機(jī)內(nèi)部表示為0010 1011B，則該數(shù)所用的編

3、碼形式為（ D ）。A、原碼 B、反碼 C、補(bǔ)碼 D、移碼7. 某機(jī)字長8位，最高位為一位的符號位，則最大正整數(shù)是（ A ）。 A、+(27-1)    B、+(27-1)    C、+27    D、+278. 下列尋址方式中，與所執(zhí)行的指令地址有關(guān)的尋址方式是（ A ）。A、相對尋址 B、寄存器尋址 C、立即尋址 D、直接尋址9. CPU中的控制器的功能是（ C ）。A、產(chǎn)生時(shí)序信號 B、完成算術(shù)邏輯運(yùn)算 C、從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號D、從主存中取出指令并完成數(shù)據(jù)基本運(yùn)算10

4、. PCI總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線，下列的描述錯(cuò)誤的是（ b ）。得分評卷人A、采用同步定時(shí)協(xié)議 B、采用分布式仲裁策略 C、具有自動配置能力 D、適合于低成本的小系統(tǒng)11. 假設(shè)x為8位的定點(diǎn)整數(shù)（其中最高位為符號位），已知x補(bǔ)=0101 1101，則-x補(bǔ) =（D）。A、1000 0101B、1000 0100 C、0111 0100 D、以上答案都不對12. 計(jì)算機(jī)系統(tǒng)中運(yùn)用補(bǔ)碼進(jìn)行運(yùn)算的目的是（ A ）。A、簡化運(yùn)算器的設(shè)計(jì) B、提高運(yùn)算的精度C、原碼計(jì)算無法實(shí)現(xiàn)減法運(yùn)算 D、硬件只能識別補(bǔ)碼13. 下列哪一項(xiàng)不是CDRAM的優(yōu)點(diǎn)。（ D ）A、采用猝發(fā)式讀取B、在SR

5、AM讀出期間，可同時(shí)對DRAM陣列進(jìn)行刷新C、允許在寫操作完成的同時(shí)來啟動同一行的讀操作D、讀寫操作與系統(tǒng)時(shí)鐘同步，有利于提高系統(tǒng)的工作效率14. 下列尋址方式中，具有多重存儲器訪問的是（ C ）。A、相對尋址 B、寄存器尋址 C、間接尋址 D、堆棧尋址15. 在集中式仲裁方式中，（ A ）優(yōu)先級是固定不變的。A、鏈?zhǔn)讲樵兎绞?B、計(jì)數(shù)器定時(shí)查詢方式C、獨(dú)立請求方式 D、鏈?zhǔn)讲樵兎绞胶陀?jì)數(shù)定時(shí)查詢方式16. （ D ）不屬于外圍設(shè)備的基本組成部分。A、存儲介質(zhì)    B、驅(qū)動裝置    C、控制電路   

6、 D 、計(jì)數(shù)器17. 某機(jī)器中的數(shù)據(jù)采用補(bǔ)碼表示，若一個(gè)8位的寄存器的內(nèi)容為CCH，則該內(nèi)容的十進(jìn)制數(shù)為（ AA ）。A、-52 B、52 C、204 D、-20418. 若采用雙符號位，則兩個(gè)負(fù)數(shù)相加產(chǎn)生溢出時(shí)，其雙符號位為（ B ）。A、00 B、10 C、01 D、1119. 在集中式仲裁方式中，（ B ）的總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先級次序首先響應(yīng)哪個(gè)設(shè)備的請求，給設(shè)備以授權(quán)信號。A、獨(dú)立請求方式 B、鏈?zhǔn)讲樵兎绞紺、計(jì)數(shù)器定時(shí)查詢方式 D、獨(dú)立請求方式和鏈?zhǔn)讲樵兎绞?0. 下列對指令系統(tǒng)的描述中，正確的是（C）。A、RISC的指令系統(tǒng)一般多達(dá)二三百條 B、C

7、ISC的指令系統(tǒng)的指令條數(shù)較少 C、RISC的指令長度固定D、RISC的指令系統(tǒng)中所有指令都能訪問存儲器21. 與微程序控制器相比，硬件布線控制器的特點(diǎn)是（ D）。A、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易B、指令執(zhí)行速度慢，且指令功能的修改和擴(kuò)展較難C、指令執(zhí)行速度慢，但指令功能的修改和擴(kuò)展較容易D、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展較難22. 下列對于總線的描述，正確的是（ D ）。A、CPU同其它高速功能部件相連接的總線，稱為內(nèi)部總線B、CPU同IO設(shè)備之間相互連接的總線，稱為IO總線C、CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線，稱為外部總線D、IO設(shè)備之間互相連接的總線，稱為IO

8、總線23. 在集中式仲裁方式中，（ D ）的特點(diǎn)之一是總線上設(shè)備的優(yōu)先級次序是可以改變的。A、鏈?zhǔn)讲樵兎绞?B、計(jì)數(shù)器定時(shí)查詢方式C、獨(dú)立請求方式 D、獨(dú)立請求方式和計(jì)數(shù)器定時(shí)查詢方式24. 為了減少磁盤驅(qū)動器的存取時(shí)間，可以采取的措施有（ A）。I、提高磁盤機(jī)主軸轉(zhuǎn)速 II、提高I/O總線速度 III、設(shè)置磁盤Cache IV、改善訪問方式，兼用順序訪問和隨機(jī)訪問兩種方式A、I、II和III B、I、III C、III和IV D、I、II、III和IV二、 判斷題1. 響應(yīng)時(shí)間是指從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時(shí)間度量，用時(shí)間單位來度量。（）2. RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排

9、在同一個(gè)主存單元。 （ X ）3. CPU響應(yīng)中斷時(shí)，暫停運(yùn)行當(dāng)前程序，自動轉(zhuǎn)移到中斷服務(wù)程序。（）4. 為了便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用堆棧。（）5. 引入虛擬存儲系統(tǒng)的目的是提高存儲速度（容量）。（×）6. 流水線中造成資源相關(guān)的原因是執(zhí)行算術(shù)指令而引起。（X）7. 在計(jì)算機(jī)總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)。（×）8. 為了便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用堆棧。（）9. DMA方式進(jìn)行外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請求。（）10. 定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號位不參與運(yùn)算。（ ×）11. 馮.諾依曼型計(jì)

10、算機(jī)的基本工作方式的特點(diǎn)是按地址訪問并順序執(zhí)行指令。（）12. 浮點(diǎn)數(shù)的取值范圍由階碼的位數(shù)決定，而精度由尾數(shù)的位數(shù)決定。（）13. Cache和虛擬存儲器的存儲管理策略都利用了程序的局部性原理。（ ）14. 每一個(gè)基本操作就叫做一條指令，而解算某一問題的一串指令序列，叫做該問題的計(jì)算程序，簡稱程序。（ ）15. 在當(dāng)今的計(jì)算機(jī)系統(tǒng)中，存儲器是數(shù)據(jù)傳送的中心，但訪問存儲器的請求是由CPU或I/O發(fā)出的。( )16. DMA方式是指由DMA控制器執(zhí)行I/O程序，以實(shí)現(xiàn)外圍設(shè)備與主存之間的數(shù)據(jù)直傳。（ × ）17. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算， 除地址碼指明的一個(gè)操作數(shù)以外，另

11、一個(gè)數(shù)常需采用間接尋址方式。（ ×）18. 一旦中斷請求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)去受理中斷請求。（× ）19. DMA控制器和CPU不能同時(shí)使用總線。（ ×）20. 為保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場保存操作。（）三、 填空題1. 按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由（符號位S）、（尾數(shù)M）、(階碼E)三個(gè)域組成。2. 計(jì)算機(jī)采用多級存儲體系結(jié)構(gòu)，即（cache）、（主存）和（外存）。3. 形成指令地址的方式，稱為（指令尋址方式）。該方式有（順序?qū)ぶ罚┖停ㄌS尋址）兩種，由指令計(jì)數(shù)器來跟蹤。4. CPU是

12、計(jì)算機(jī)的中央處理器部件，具有（指令控制）、（操作控制）、(時(shí)間控制)和（數(shù)據(jù)加工）的基本功能。5. 為了解決多個(gè)主設(shè)備同時(shí)競爭總線（控制權(quán)）的問題，必須具有總線（仲裁部件）。6. CPU對外圍設(shè)備的管理方式中，（程序查詢）方式是最簡單的管理方式，CPU定期執(zhí)行設(shè)備服務(wù)程序，主動了解設(shè)備的工作狀態(tài)。（程序中斷）方式是使用廣泛的一種數(shù)據(jù)交換方式，當(dāng)某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它“主動”向CPU發(fā)出請求信號。7. 形成操作數(shù)地址的方式，稱為（數(shù)據(jù)尋址方式）。操作數(shù)可放在專用寄存器、（通用寄存器）、內(nèi)存和（指令）中。8. （存儲程序）并按（地址順序）執(zhí)行是馮·諾依曼型計(jì)算機(jī)的工作原理。9. 移

13、碼主要用于表示浮點(diǎn)數(shù)的(階碼E)，以利于比較兩個(gè)指數(shù)的(大小 )和(對階)操作。10. 互斥的微操作，是指不能（同時(shí) ）或不能在（同一CPU周期內(nèi)）并行執(zhí)行的微操作。11. 當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含：（數(shù)據(jù)傳送總線）是由地址線、數(shù)據(jù)線、控制線組成的；（仲裁總線）；中斷和同步總線；（公用線 ）包括電源、地線、時(shí)鐘、復(fù)位燈信號線等。12. 設(shè)定點(diǎn)整數(shù)x為41H，請?jiān)诎宋粰C(jī)中用十六進(jìn)制表示以下內(nèi)容：（1）x的補(bǔ)碼為（01000001）。（2）-x的補(bǔ)碼為（10111111）。（3）-x的移碼為（00111111）。13. 雙端口存儲器和多模塊交叉存儲器屬于（并行存儲器）結(jié)構(gòu)。前者采用（空間并行

14、）技術(shù)，后者采用（時(shí)間并行）技術(shù)。14. 控制部件向執(zhí)行部件發(fā)出的各種（控制令）叫作微命令，它是構(gòu)成控制序列的（最小）。在同一CPU周期內(nèi)并行執(zhí)行的微命令組成了一條（微指令）。15. 中斷（Interrupt）是指CPU暫時(shí)中止（ 運(yùn)行主程序），轉(zhuǎn)去處理（ ）的緊急事件，處理完后自動返回原程序的功能和技術(shù)。16. 系統(tǒng)程序包括：各種服務(wù)性程序，（語言類程序），（操作系統(tǒng)），（數(shù)據(jù)庫管理系統(tǒng)）。17. 為了用計(jì)算機(jī)直接處理漢字，要解決漢字的（輸入編碼）、（漢字內(nèi)碼）、（字模碼）等三種不同用途的編碼。18. 主存與cache的地址映射有（全相聯(lián)）、（直 接）、（組相聯(lián)）三種方式。19. 一個(gè)較完善

15、的指令系統(tǒng)應(yīng)當(dāng)包含（數(shù)據(jù)傳送 ）、算數(shù)運(yùn)算類指令、（邏輯運(yùn)算類指令）、（程序控制 ）、I/O類指令、字符串類指令、系統(tǒng)控制類指令。20. 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的（互聯(lián)機(jī)構(gòu)），是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的（公共通道），并在（爭用資源）的基礎(chǔ)上進(jìn)行工作。四、 計(jì)算題 1. 已知：x=+113，y=-110，設(shè)機(jī)器字長為8位（最高位為符號位，且為1位符號位），   求：x原，x反，x補(bǔ)；y原，y反，y補(bǔ)；     采用補(bǔ)碼運(yùn)算，求x+y的值是多少？（用二進(jìn)制表示） x原=01110001 ，x反=01110001， x補(bǔ)=

16、01110001 y原=1110 1110，y反=1001 0001 ，y補(bǔ)=1001 0010； x補(bǔ)+y補(bǔ)=01110001+1001 0010=0000 0011（1分） x+y=0000 0011（1分）2. 將十進(jìn)制數(shù)-10.625轉(zhuǎn)換為IEEE754單精度浮點(diǎn)數(shù)，最后結(jié)果用十六進(jìn)制表示。 1010.101 =1.010101*23 E=e+127=3+127=130=10000010 1100 0001 0010 1010 0000 0000 0000 0000= C12A0000H 3.已知定點(diǎn)小數(shù)X=0.111010和Y=+0.110011，假設(shè)機(jī)器字長為8位，請用變形補(bǔ)碼計(jì)算

17、XY的補(bǔ)碼，并提出結(jié)果是否溢出。X補(bǔ)=11.000110 -Y補(bǔ)=11.001101 X-Y補(bǔ)=X補(bǔ)+-Y補(bǔ) =10.010011 負(fù)溢出4.浮點(diǎn)數(shù)x=0.1101×210 y=-0.1010×211，尾數(shù)4位，階碼2位，尾數(shù)和階符都采用補(bǔ)碼表示，都采用雙符號位表示法，最后結(jié)果規(guī)格化, 尾數(shù)采用就近舍入處理。求x+y。-0.1110*2015 寫出±0的反碼、補(bǔ)碼和移碼（最高1位為符號位，結(jié)果用8位二進(jìn)制表示）。+0反碼00000000補(bǔ)碼00000000移碼10000000-0反碼10000000補(bǔ)碼00000000移碼100000006. 假設(shè)有兩個(gè)整數(shù)x和y

18、，x=-78，y=-90，采用補(bǔ)碼形式（含最高一位為符號）表示，x和y分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是8位的寄存器。請回答下列問題（要求寫出詳細(xì)步驟，最后結(jié)果用十六進(jìn)制表示）：（1） 寄存器A和B中的內(nèi)容分別是什么？X=-78=-4E(H)=11001110 X補(bǔ)=10110010=B2(H)Y=-90=-5A(H)=11011010 Y補(bǔ)=10100110=A6(H)（2） x和y相加后的結(jié)果存放在C寄存器中，寄存器C中的內(nèi)容是什么？101011000(溢出) 01011000五、 分析及應(yīng)用題 1. 指令格式如下圖所示，機(jī)器字長為16位，其中OP為操

19、作碼字段，Ms和Md分別為尋址方式，Rs和Rd為通用寄存器，Ms和Rs組成了源操作數(shù)，Md和Rd組成了目的操作數(shù)。請分析：（1） 指令格式是何種指令格式？（2） 請解釋說明，該指令可以指定多少種操作？（3） 若源操作數(shù)和目的操作數(shù)各有 8種尋址方式，則該系統(tǒng)可以具有多少個(gè)通用寄存器？（1）單字長二地址指令 （2）因?yàn)镺P段占6位，所以可以指定64種操作 （3）尋址方式占3位，所以Rs和Rd各占2位，可以具有22=4個(gè)通用寄存器。 2.假設(shè)某系統(tǒng)的單字長二地址指令具有如下特點(diǎn)：（1）系統(tǒng)支持183種操作。（2）機(jī)器字長為16位，操作碼長度是固定的，其中OP為操作碼字段，地址碼字段包括了源寄存器和

20、目的寄存器，其中目的寄存器地址段位于低位。（3）系統(tǒng)最多支持16個(gè)通用寄存器作為目的寄存器。試分析指令格式的操作碼段長和寄存器段長，并畫出對應(yīng)的指令格式。答：（1）系統(tǒng)支持183種操作， 27<183<28所以O(shè)P字段至少占8位. （2）因?yàn)閱巫珠L且為三地址指令，且目的寄存器最多為16個(gè)，所以目的寄存器地址段和源寄存器地址段至少各占4位； （2分）3.設(shè)某處理器具有四段指令流水線：IF（取指令）、ID（指令譯碼及取操作數(shù)）、EXE（ALU執(zhí)行）和WB（結(jié)果寫回），每一個(gè)子過程的執(zhí)行時(shí)間為T，現(xiàn)處理器執(zhí)行如下指令序列：ADD R1，R2，R3 ；（R3）（R2）（R3）SUB R4，

21、R1，R5 ；（R4）（R1）（R5）AND R6，R1，R7；（R2）（R1）·（R7）（1）如果采用非流水線技術(shù)，處理器執(zhí)行這3條指令需要多長時(shí)間？（2）能否采用流水線技術(shù)進(jìn)行改進(jìn)，以提高執(zhí)行速度？若能，請分析可能存在的問題及解決方法。若不能，請說明理由。答：（1）每條指令為4T，共三條指令，所以，執(zhí)行時(shí)間為12T （2）能夠采用流水線技術(shù) 存在數(shù)據(jù)相關(guān)問題， 可以增加數(shù)據(jù)緩沖器，暫時(shí)保存結(jié)果，定向向前技術(shù)； （其它可行解決方案，比如增加旁路法、增加存儲器等均可得分）4、參見下圖，假設(shè)指令A(yù)DD R0,R1，其中R0和R1分別是源寄存器和目的寄存器，試分析CPU執(zhí)行ADD指令的動

22、作過程。5已知某DRAM芯片的內(nèi)部結(jié)構(gòu)為128×128，存取周期為1us。試分析： （1）若采用集中式刷新方式，刷新時(shí)間間隔為1ms，則讀寫時(shí)間和刷新時(shí)間分為多少個(gè)周期？死區(qū)占多少時(shí)間？ （2）若采用分散式刷新方式，則相鄰兩行之間的刷新間隔是多少？ （1）結(jié)構(gòu)體共需要1ms/1us =1000個(gè)周期，讀寫/維持時(shí)間為1000-128=872個(gè)周期， 刷新時(shí)間占128個(gè)周期 死區(qū)為1us*128=128us （2）1ms/128=7.81s每隔7.81 s 刷新一行 6.試分析CPU流水線執(zhí)行過程中可能遇到的資源相關(guān)問題或沖突，并提出有效的解決方案。CPU流水線執(zhí)行過程中，多條指令進(jìn)入

23、流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭用同一功能部件所發(fā)生的沖突，稱為資源相關(guān)問題。解決方案：（1）指令停頓一節(jié)拍后再啟動 （2）增設(shè)存儲器，將指令和數(shù)據(jù)分別放在兩個(gè)存儲器中。六、 設(shè)計(jì)題 1. 某機(jī)器的總線結(jié)構(gòu)如圖所示。設(shè)計(jì) “ADDR （R2），R1” 的指令周期流程圖。該指令的含義是進(jìn)行求和操作，R1+(R2) > R1，一個(gè)源操作數(shù)在R1中，另一個(gè)源操作數(shù)的地址在R2中，運(yùn)算結(jié)果送到R1中。 IRPCCDR0R1R2R3MDR移位器IRMMARALU解：指令周期流程圖如下所示PC -> MAR ,M -> MDRMDR -> IR ,PC+1R2 -> MAR ,

24、 M -> MDRMDR -> CR1-> DC+D-> R12. 某計(jì)算機(jī)有如圖所示的功能部件，其中M為主存，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R0R3為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自動加1功能），C，D為暫存器，ALU為算術(shù)邏輯單元，移位器可以左移、右移、直通傳送。（1）將功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或者雙向箭頭表示信息傳送方向。（2）畫出“ADD R1，R2”指令周期流程圖。該指令的含義是將R1中的數(shù)與R2中的數(shù)相加，相加的結(jié)果直通傳送至R1中。移位器IRMDR R0PCR2R1CDMARR3MALU解：（1

25、） IRPCCDR0R1R2R3MDR移位器IRMMARALUPC -> MAR ,M -> MDRMDR -> IR ,PC+1R2 -> DR1-> CC+D-> R1（1分）（1分）（1分）（1分）（1分）（1分）（2）3. 一臺模擬機(jī)的數(shù)據(jù)通路如圖所示，其中ALU完成加、減、傳送（X）三種操作，MUX是三選一多路開關(guān)，R1R3是通用寄存器。RAM是雙端口存儲器，其中DRAM為數(shù)據(jù)存儲器（CE1為讀寫使能，RD/WE#為讀/寫命令），IRAM為指令存儲器（只讀）。AR為數(shù)據(jù)地址存儲器，PC為程序計(jì)數(shù)器（具有自動加1功能），IR為指令寄存器。所有的單箭頭

26、為控制微命令。畫出存數(shù)指令“STA（R3），R2”的指令周期流程圖，標(biāo)明建立數(shù)據(jù)通路的微命令。PC中已存放指令地址，DRAM的數(shù)據(jù)地址由R3提供，寫入數(shù)據(jù)由R2提供。IMAR -> IR ,PC+1R3 -> ARR2->DRAM RD、CE2、LDIR、+1（4分）（1分）R2->Y、Y->BUS、WE#（2分）（1分）R3->Y、Y->BUS、LDAR（2分）解：4. 下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路。SUBR2, R0指令完成(R0)-(R2)R0的功能操作，畫出其指令周期流程圖。假設(shè)該指令的地址已放入PC中。除取指令周期外，在指令周期流程圖的

27、每一個(gè)執(zhí)行CPU周期右邊列出相應(yīng)的微操作控制信號序列。PC -> I-cache ->IR,PC+1R0 -> XR2-> YX-Y-> R0（2分）（1分）R0O,G,XI （2分）R2O,G,YI （2分）（1分）- , ALUO, G ,ROI （2分）解： 5.CPU的數(shù)據(jù)通路如下圖所示。運(yùn)算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，AR為地址寄存器，PC為程序計(jì)數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），例如，LRO表示讀出R0寄存器，SR0表示寫入R0寄存器。 機(jī)器指令“STO R1，（R2）”實(shí)現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫到以(R2)為地址的數(shù)存單元中。請?jiān)O(shè)計(jì)該存數(shù)指令的指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號（一個(gè)CPU