第3章 DSP2407概述

1、包括： 閃存：TMS320LF2402、TMS320LF2406、TMS320LF2407 ROM: TMS320LC2402、TMS320LC2404、TMS320LC2406 最具革命性產(chǎn)品：LF2407/ LF2407A,是當(dāng)今世界上集成度最高、性能最強(qiáng)的運(yùn)動(dòng)控制DSP芯片。3.1 DSP芯片的基本結(jié)構(gòu) 1.什么是DSP芯片 DSP是一種特殊結(jié)構(gòu)的微處理器, 快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。2. DSP芯片的基本結(jié)構(gòu)(1) 哈佛結(jié)構(gòu)-程序和數(shù)據(jù)分開的結(jié)構(gòu)程序和數(shù)據(jù)存儲(chǔ)在兩個(gè)不同的空間。 通用微處理器,存儲(chǔ)器結(jié)構(gòu)為馮.諾依曼結(jié)構(gòu)。見下圖程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器共用一個(gè)公共的存儲(chǔ)空間和單一的地址

2、和數(shù)據(jù)總線。 哈佛結(jié)構(gòu): DSP的程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間分開，即每個(gè)存儲(chǔ)器空間獨(dú)立編址，獨(dú)立訪問(wèn)，并具有獨(dú)立的程序總線和數(shù)據(jù)總線，取指和執(zhí)行能完全重疊進(jìn)行。 允許數(shù)據(jù)存放在程序存儲(chǔ)器中，并被算術(shù)指令運(yùn)算指令直接使用。 指令存儲(chǔ)在高速緩沖器(Cache)中,當(dāng)執(zhí)行本指令時(shí),不需再?gòu)拇鎯?chǔ)器中讀取指令，節(jié)省一個(gè)機(jī)器周期的時(shí)間。CPU存儲(chǔ)器 ABDB程序存儲(chǔ)器程序存儲(chǔ)器CPU PABDABPBDB（a）馮諾依曼結(jié)構(gòu)（b）哈佛結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲(chǔ)器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2馮諾依曼體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出CPU程序存儲(chǔ)器

3、指令0指令1指令2數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)哈佛體系結(jié)構(gòu)復(fù)雜指令集 CISC：Complex Instruction Set Computer） 具有大量的指令和尋址方式，指令長(zhǎng)度可變8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。精簡(jiǎn)指令集RISC：Reduced Instruction Set Computer) 只包含最有用的指令，指令長(zhǎng)度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡(jiǎn)單IFIDREGALUMEM開始退出IFIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋

4、址方式復(fù)雜(2)流水線操作功能 DSP芯片采用多組總線結(jié)構(gòu),允許CPU同時(shí)進(jìn)行指令和數(shù)據(jù)的訪問(wèn)。因而，可在內(nèi)部實(shí)行流水線操作。 執(zhí)行一條指令，總要經(jīng)過(guò)取指、譯碼、取數(shù)、執(zhí)行運(yùn)算，需要若干個(gè)指令周期才能完成。流水線技術(shù)是將各個(gè)步驟重疊起來(lái)進(jìn)行。 即第一條指令取指、譯碼時(shí)，第二條指令取指；第一條指令取數(shù)時(shí)，第二條指令譯碼，第三條指令取指，依次類推。(3)專門的硬件乘法器和乘加指令MAC 在數(shù)字信號(hào)處理的算法中，乘法和累加是基本的大量運(yùn)算，占用絕大部分的處理時(shí)間。例如，數(shù)字濾波，卷積，相關(guān)，向量和矩陣運(yùn)算中，有大量的乘和累加運(yùn)算。PC機(jī)計(jì)算乘法需多個(gè)周期用軟件實(shí)現(xiàn)，而DSP設(shè)置了硬件乘法器以及乘加指

5、令MAC，在單周期內(nèi)取兩個(gè)操作數(shù)一次完成。(4)特殊的處理器指令 采用特殊的指令。 例如:DMOV指令，把指令的數(shù)據(jù)復(fù)制到該地址加1的地址中,原單元的內(nèi)容不變-數(shù)據(jù)移位，相當(dāng)于延遲。 另一特殊指令LTD，在一個(gè)指令周期完成LT、DMOV和APAC三條指令的內(nèi)容。(5) 高速的指令運(yùn)行周期 DSP指令周期可為幾ns，LF2407A為40ns 。(6) 豐富的片內(nèi)存儲(chǔ)器件和靈活的尋址方式 片內(nèi)集成FLASH和雙口RAM，通過(guò)片內(nèi)總線訪問(wèn)這些存儲(chǔ)空間，因此不存在總線競(jìng)爭(zhēng)和速度匹配問(wèn)題，大大提高數(shù)據(jù)的讀/寫速度。(7) 獨(dú)立的直接存儲(chǔ)器訪問(wèn)(DMA)總線及其控制器 DSP為DMA單獨(dú)設(shè)置了完全獨(dú)立的總

6、線和控制器。3.2 TMS320系列DSP概述 該系列包括：定點(diǎn)、浮點(diǎn)、多處理器DSP和定點(diǎn)DSP。體系結(jié)構(gòu)專為實(shí)時(shí)數(shù)字信號(hào)處理而設(shè)計(jì)。TI公司從1982年推出:第一代TMS32010、TMS32011等。第二代TMS32020、TMS320C025（改進(jìn)型TMS320C2xx）第三代TMS32030、TMS320C32等。第四代TMS32040/TMS320C44等。第五代TMS3205x/TMS320C54x等。第六代TMS32062x/TMS320C67x等（速度最快）。TMS320C8X：內(nèi)有多個(gè)DSP三大系列：2000、5000、6000。 同一代的器件有相同的CPU結(jié)構(gòu)，但片內(nèi)存儲(chǔ)

7、器和外設(shè)配置不同。3.3 TMS320LF240 x系列DSP控制器 專為數(shù)字電機(jī)控制和其它控制系統(tǒng)而設(shè)計(jì)的。是當(dāng)前集成度最高、性能最強(qiáng)的運(yùn)動(dòng)控制芯片。 不但有高性能的C2XX CPU內(nèi)核，配置有高速數(shù)字信號(hào)處理的結(jié)構(gòu)，且有控制電機(jī)的外設(shè)。 它將數(shù)字信號(hào)處理的高速運(yùn)算功能，與面向電機(jī)的強(qiáng)大控制功能結(jié)合在一起，成為傳統(tǒng)的多微處理器單元和多片系統(tǒng)的理想替代品。主要用途：（1）電機(jī)（交流伺服、直流永磁、開關(guān)磁阻）的魯棒控制器。（2）無(wú)刷電機(jī)的全變速控制。（3）使用先進(jìn)的算法可降低傳感器的數(shù)量。（4）汽車電子制動(dòng)系統(tǒng)。（5）多電機(jī)系統(tǒng)的單處理器控制。（6）與控制算法處理一起完成電源開關(guān)轉(zhuǎn)換的控制。 處

8、理速度： LF240 x為30MIPS，LF240 xA為40MIPS。 240X采用諸如自適應(yīng)控制、卡爾曼濾波和控制等先進(jìn)的控制算法，支持多項(xiàng)式的高速實(shí)時(shí)算法，因而可減少力矩紋波、降低攻耗、減少振動(dòng)，從而延長(zhǎng)被控設(shè)備的壽命，為各種電機(jī)提供了高速、高效和全變速的先進(jìn)控制技術(shù)。 4級(jí)流水線結(jié)構(gòu)，采用改進(jìn)的哈佛結(jié)構(gòu)。指令系統(tǒng): 信號(hào)處理指令、通用控制指令。 源代碼和目標(biāo)代碼與24x同代產(chǎn)品兼容，源代碼與C2x兼容，且與C5x向上兼容。利用它的為反轉(zhuǎn)變址尋址能力可進(jìn)行基2的FFT運(yùn)算。片內(nèi)外設(shè)及存儲(chǔ)器等資源（1 1）雙10位（雙8路或單16路）A/D轉(zhuǎn)換器，轉(zhuǎn)換時(shí)間500nS。（2 2）41個(gè)可獨(dú)立

9、編程的多路復(fù)用I/O引腳；（3 3）帶鎖相環(huán)PLL的時(shí)鐘模塊；（4 4）看門狗定時(shí)器模塊；（5 5）串行通信接口SCI與串行外設(shè)接口SPI；（6 6）兩個(gè)事件管理器EVA、EVB，可為所有類型電機(jī)提供控制技術(shù)，在工業(yè)自動(dòng)化 方面的應(yīng)用奠定了基礎(chǔ)。 * 3個(gè)具有死區(qū)功能的全比較單元；2個(gè)單比較單元； * 防止擊穿故障的可編程PWM死區(qū)控制； * 2個(gè)16位通用定時(shí)器； * 3個(gè)事件捕捉單元，其中2個(gè)具有直接連接光電編碼器脈沖的能力；（7 7）8個(gè)16位PWM通道-三相反相器控制；（8 8）5個(gè)外部中斷（兩個(gè)驅(qū)動(dòng)保護(hù)、復(fù)位、兩個(gè)可屏蔽中斷）；（9 9）CAN 2.0B 模塊（1010）用于仿真的J

10、TEG接口。（1111）片內(nèi)存儲(chǔ)器：32K字閃存、2.5K字RAM引腳功能介紹地址、數(shù)據(jù)、存儲(chǔ)器控制信號(hào)A0-A15A0-A15；D0-D15D0-D15：DS*：數(shù)據(jù)空間選通； PS*：程序空間選通； IS*：I/O空間選通；R/W*：讀寫選通，指明與外圍器件信號(hào)的傳送方向;W/R*/IOPC0：為R/W*的反； WE*：對(duì)外部3個(gè)空間寫；RD*：對(duì)外部3個(gè)空間讀； STRB*：外部存儲(chǔ)器選通；READY： 插入等待狀態(tài)；MP/MC* ：微處理器/微計(jì)算機(jī)（控制器）方式選擇ENA_144：=1，使能外部信號(hào)；=0，無(wú)外部存儲(chǔ)器。VIS_OE*：可視輸出可能。 可視輸出的方式下，外部數(shù)據(jù)總線為

11、輸出時(shí)，該引腳有效，可用作外部編碼邏輯，以防止數(shù)據(jù)總線沖突。事件管理器A（EVA）CAP1/QEP1/IOPA3：捕捉輸入1/正交編碼脈沖輸入；CAP2/QEP2/IOPA4： CAP3/IOPA5：PWM1/IOPA6：比較PWM輸出或通用IO；PWM2/IOPA7：PWM3/IOPB0：PWM4/IOPB1：PWM5/IOPB2：PWM6/IOPB3：T1PWM/T1CMP/IOPB4：T2PWM/T2CMP/IOPB5：TDIRA/IOPB6：通用計(jì)數(shù)器方向選擇（EVA） 1:加計(jì)數(shù)；0:為減計(jì)數(shù)；TCLKINA/IOPB7：通用計(jì)數(shù)器（EVA）外部時(shí)鐘輸入事件管理器B（EVB）CAP4

12、/QEP3/IOPE7：CAP5/QEP4/IOPF0：CAP6/IOPF1：PWM7/IOPE1 PWM12/IOPE6：T3PWM/T3CMP/IOPF2：T4PWM/T4CMP/IOPF3：TDIRB/IOPF4：通用計(jì)數(shù)器方向選擇（EVB）1:加計(jì)數(shù)；0:減計(jì)數(shù)；TCLKINB/IOPF5：通用計(jì)數(shù)器（EVA）外部時(shí)鐘輸入模數(shù)轉(zhuǎn)換器ADCIN00-ADCIN15：ADC的模擬輸入VREFHI： ADC的模擬參考電壓高電平輸入端VREFLO： ADC的模擬參考電壓低電平輸入端VCCA： ADC模擬供電電壓（3.3V)VSSA： ADC模擬地。CAN（Control Area Networ

13、k）-控制器局域網(wǎng)CANRX/IOPC7： CAN接收數(shù)據(jù)腳或IO腳;CANTX/IOPC6： CAN發(fā)送數(shù)據(jù)腳或IO腳;串行通信接口模塊 SCISCITXD/IOPA0：SCI發(fā)送數(shù)據(jù)腳或IO腳;SCIRXD/IOPA1：SCI接收數(shù)據(jù)腳或IO腳;SPISIMO/IOPC2：SPI從輸入主輸出或IO腳;SPISOMI/IOPC3：SPI從輸出主輸入或IO腳;SPISTE*/IOPC5：SPI從發(fā)送使能或IO腳;串行外設(shè)接口模塊 SCI外部中斷、時(shí)鐘外部中斷、時(shí)鐘RS*：復(fù)位引腳，當(dāng)RS*為高電平時(shí)，從程序存儲(chǔ)器的0地址開始執(zhí)行程序；當(dāng)WD定時(shí)器溢出時(shí)，在RS*腳產(chǎn)生一個(gè)系統(tǒng)復(fù)位脈沖；PDPI

14、NTA*：功率驅(qū)動(dòng)保護(hù)中斷輸入，當(dāng)電機(jī)驅(qū)動(dòng)不正常時(shí)，如出現(xiàn)過(guò)壓、過(guò)流時(shí)，該中斷有效，將PWM腳（EVA）置為高阻態(tài)。XINT1/IOPA2：外中斷1或通用IO腳，極性可編程；XINT2/ADCSOC/IOPD0：外中斷2可做AD轉(zhuǎn)換開始輸入或通用IO腳，極性可編程；CLKOUT/IOPE0：時(shí)鐘輸出或通用IO腳；PDPINTB*：功率驅(qū)動(dòng)保護(hù)中斷輸入，當(dāng)電機(jī)驅(qū)動(dòng)不正常時(shí)，如出現(xiàn)過(guò)壓、過(guò)流時(shí)，該中斷有效，將PWM腳（EVB）置為高阻態(tài)。振蕩器、鎖相環(huán)、閃存、引導(dǎo)及其他振蕩器、鎖相環(huán)、閃存、引導(dǎo)及其他XTAL1/CLKIN：PLL振蕩器輸入引腳； XTAL2：PLL振蕩器輸出引腳PLLVCCA：P

15、LL電壓（3.3V); IOPF6：通用IO腳;BOOT_EN*/XF：引導(dǎo)ROM使能，通用IOXF腳；PLLF1：PLL外接濾波器輸入1; PLLF2：PLL外接濾波器輸入2;VCCP（5V)：閃存編程電壓輸入端，在硬件仿真時(shí)，該腳可為5V或 0V。運(yùn)行時(shí)，該腳必須接地。TP1（Flash）： Flash陣列測(cè)試引腳，懸空；TP2（Flash）： Flash陣列測(cè)試引腳，懸空；BIO*/IOPC1：分支控制輸入引腳或通用IO腳，0：執(zhí)行分支程序。如不用該腳，必須為高電平；復(fù)位時(shí)，配置為分支控制輸入；仿真和測(cè)試EMU0： EMU1/OFF* ： TCK： TDI：TDO： TMS： TMS2：

16、 TRST*：電源電壓VDD：內(nèi)核電源電壓+3.3V，數(shù)字邏輯電源電壓；VDDO：IO緩沖器電源電壓+3.3V，數(shù)字邏輯和緩沖器電源電壓；VSS：內(nèi)核電源地，數(shù)字參考地；VSSO：IO緩沖器電源地，數(shù)字邏輯和緩沖器電源地；3.4 TMS320LF240 x系列DSP存儲(chǔ)器映射Peripheral memory map of the LF240 x 有16位地址線，可以訪問(wèn)3個(gè)獨(dú)立的地址空間，總計(jì)192K字。（1）程序存儲(chǔ)器:64K字；（2）數(shù)據(jù)存儲(chǔ)器:64K字；（3）I/O空間:64K字。 所有的片內(nèi)外設(shè)寄存器均映射在數(shù)據(jù)存儲(chǔ)器空間。 片內(nèi)32K字Falsh。 片內(nèi)RAM為544個(gè)字（為DAR

17、AM雙口RAM ）：B0-256個(gè)；B1-256個(gè)；B2-32個(gè)。 片內(nèi)SARAM 2K字（單口RAM）。3.5 TMS320LF240 x系列DSP的CPU功能模塊包括：輸入定標(biāo)移位器、乘法器、中央算術(shù)邏輯單元1 輸入定標(biāo)移位器 將來(lái)自程序/數(shù)據(jù)存儲(chǔ)器的16位數(shù)據(jù)調(diào)整為32位數(shù)據(jù)送到中央算術(shù)邏輯單元（CALU)。 作為程序/數(shù)據(jù)存儲(chǔ)器到CALU數(shù)據(jù)傳輸路徑的一部分2 乘法器 16*16 硬件乘法器，單周期產(chǎn)生一個(gè)32位有符號(hào)或無(wú)符號(hào)乘積。3 中央算術(shù)邏輯單元（CALU) 實(shí)現(xiàn)大部分的算術(shù)和邏輯運(yùn)算功能。大多數(shù)只需1個(gè)機(jī)器周期。 可進(jìn)行布爾運(yùn)算，使高速控制器所要求的位操作很容易。 對(duì)于大動(dòng)態(tài)范

18、圍，可支持浮點(diǎn)操作。 對(duì)大多數(shù)指令，狀態(tài)寄存器ST1的第10位符號(hào)擴(kuò)展位（SXM)決定在計(jì)算時(shí)是否使用符號(hào)擴(kuò)展： 若SXM0，符號(hào)擴(kuò)展無(wú)效； 若SXM1，符號(hào)擴(kuò)展有效。4 累加器（ACC)有關(guān)累加器的狀態(tài)位和轉(zhuǎn)移指令。（1）進(jìn)位標(biāo)志位C:狀態(tài)寄存器ST1的第9位。（2）溢出方式標(biāo)志位OVM:狀態(tài)寄存器ST0的第11位。決定累加器如何反映算術(shù)運(yùn)算的溢出。 OVM1，且運(yùn)算溢出， ACC為下列兩個(gè)特定值： 若正溢出， ACC中填最大正數(shù):7FFF FFFFh 若負(fù)溢出， ACC中填最大負(fù)數(shù):8000 0000h OVM0，ACC中的結(jié)果正常溢出。 （3）溢出標(biāo)志位OV ST0的第12位 （4）測(cè)試

19、/控制標(biāo)志位TC ST1的第11位,根據(jù)被測(cè)位的值置1或清0。 與累加器有關(guān)的轉(zhuǎn)移指令大都取決于C、OV、TC的狀態(tài)和累加器的值。5 輸出數(shù)據(jù)定標(biāo)移位器 將累加器輸出的內(nèi)容左移07位，而累加器的內(nèi)容保持不變。6 狀態(tài)寄存器ST0和ST1 特別重要，兩個(gè)寄存器的內(nèi)容可被讀出并保存到數(shù)據(jù)存儲(chǔ)器（用SST指令），或從數(shù)據(jù)存儲(chǔ)器讀出加載到ST0和ST1 （用LST指令）。 在子程序調(diào)用或進(jìn)入中斷時(shí)實(shí)現(xiàn)CPU各種狀態(tài)的保存?？捎弥噶頢ETC和CLRC單獨(dú)置1或清0。 ST0各位的含義： ARP（位15-13）：輔助寄存器指針，間接尋址，選擇當(dāng)前的輔助寄存器AR。AR被裝載時(shí)，原ARP的值被復(fù)制到ARB中。 OV （位12）：溢出標(biāo)志位。 OVM （位11）：溢出方式標(biāo)志位。 INTM（位9）：中斷總開關(guān)位。 1，所有可屏蔽中斷被禁止；0，所有可屏蔽中斷有效。DP（位8-0）：數(shù)據(jù)存儲(chǔ)器頁(yè)面指針,9位的DP與指令字中的7位一起形成16位的數(shù)據(jù)存儲(chǔ)器的直接地址。ST1各位的含義：ARB（