微機原理與接口技術(shù) 周荷琴件存儲器及其接口PPT教案

1、微機原理與接口技術(shù)微機原理與接口技術(shù) 周荷琴件周荷琴件 存儲器及存儲器及其接口其接口第1頁/共78頁第2頁/共78頁讀操作和寫操作。第3頁/共78頁第4頁/共78頁只讀存儲器(ROM)、隨機存儲器(RAM)。按信息的可保存性分類非永久記憶的存儲器、永久性記憶的存儲器。按在計算機系統(tǒng)中的作用分類主存儲器、輔助存儲器、緩沖存儲器、控制存儲器等。第5頁/共78頁第6頁/共78頁壓敏性：有的半導(dǎo)體在受到壓力后電阻發(fā)生較大的變化用途：制成壓敏元件，接入電路，測出電流變化，以確定壓力的變化熱敏性：有的半導(dǎo)體在受熱后電阻隨溫度升高而迅速減小用途：制成熱敏電阻，用來測量很小范圍內(nèi)的溫度變化第7頁/共78頁半導(dǎo)

2、體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlash ROM第8頁/共78頁取速度也是存儲器系統(tǒng)的重要的性能指標(biāo)；存儲器可靠性：也是存儲器系統(tǒng)的重要性能指標(biāo)。通常用平均故障間隔時間來衡量。為了在存儲器系統(tǒng)中兼顧以上三個方面的指標(biāo)，目前在計算機系統(tǒng)中通常采用三級存儲器結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和輔助存儲器，由這三者構(gòu)成一個統(tǒng)一的存儲系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價慢速的輔存平均價格。第9頁/共78頁第10頁/共78頁第11頁/共78頁半導(dǎo)體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROME

3、EPROMFlash ROM第12頁/共78頁組成單元組成單元速度速度集成度集成度應(yīng)用應(yīng)用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)NVRAM帶微型電池帶微型電池慢慢低低小容量非易失小容量非易失第13頁/共78頁地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOE WE CS第14頁/共78頁第15頁/共78頁譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼第16頁/共78頁l該控制端對應(yīng)系統(tǒng)的寫控制線第17頁/共78頁動態(tài)RAMDRAM 4116DRA

4、M 2164第18頁/共78頁第19頁/共78頁隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器（SRAM）構(gòu)成器件：雙極型快速穩(wěn)定，集成度低，工藝復(fù)雜。MOS速度較雙極型低，比Dram快。特點：存取周期快（雙極型10nS,MOS幾十-幾百nS），不需刷新，外電路簡單，基本單元晶體管數(shù)目較多，適于小容量。六管基本存儲器T1T2雙穩(wěn)態(tài)觸發(fā)器T3T4負載管T5T6控制管特點：非破壞性讀出，雙穩(wěn)態(tài)保持穩(wěn)態(tài)不用刷新。第20頁/共78頁SRAM結(jié)構(gòu)框圖：存儲矩陣可選用位結(jié)構(gòu)矩陣或字結(jié)構(gòu)矩陣地址譯碼器采用雙譯碼控制邏輯和三態(tài)數(shù)據(jù)緩沖器 通過讀/寫端和CS片選端控制由I/O電路對存儲器單元輸入/輸出信號。第21頁

5、/共78頁123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND第22頁/共78頁數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECS第23頁/共78頁TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT DINTDWTDHWECS第24頁/共78頁+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第25頁/共78頁第26

6、頁/共78頁二、動態(tài)RAM（DRAM）基本單元：有4管、3管及單管單管動態(tài)RAM基本存儲單元原理：通過電容C存儲信息缺點：漏電和破壞性讀出改進：加刷新放大器，速度幾百次/秒改進動態(tài)RAM特點：讀寫操作二次打入 先輸RAS，后CAS刷新操作只輸入RAS刷新周期不能進行讀寫操作第27頁/共78頁 DRAM的刷新電容C上高電平保持時間：約2mS刷新時間間隔：2mSDRAM內(nèi)刷新：矩陣內(nèi)一行行地進行，刷新一行的時間為刷新周期。刷新控制：由讀寫控制電路系統(tǒng)地完成DRAM刷新注：讀寫過程也有刷新功能，但是隨機的，不保證所有RAM單元都能經(jīng)讀寫刷新。刷新控制器(圖6-5)；協(xié)調(diào)完成前述DRAM特點中三項。構(gòu)

7、成： 地址多路器 刷新地址計數(shù)器 刷新定時器 仲裁電路 定時發(fā)生器第28頁/共78頁刷新定時器定時發(fā)出刷新請求CPU發(fā)出讀/寫申請定時發(fā)生器按刷新或讀寫要求提供RAS、CAS和 WE給DRAM芯片。 地址多路器 CPU地址轉(zhuǎn)換為行地址，列地址分兩次送入DRAM芯片，實現(xiàn)兩次打入。先RAS，后CAS 刷新地址計數(shù)器產(chǎn)生行掃地址，由RAS打入，無列掃地址。仲裁電路對優(yōu)先權(quán)仲裁。注意在刷新周期不接受CPU的申請。第29頁/共78頁第30頁/共78頁lRAS*l列地址選通CAS*l讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816

8、1514131211109第31頁/共78頁DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS第32頁/共78頁TWCSTDS列地址行地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS第33頁/共78頁TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRASlDRAM就刷新第34頁/共78頁lRAS*l列地址選通CAS*l讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211

9、109第35頁/共78頁高速緩沖存儲器（ Cache） 用Cache來解決CPU與內(nèi)存之間的速度差。 Cpu-Cache-Dram-外存 多 Cache工作原理：程序訪問在時空上的局部性。 Cache設(shè)計思想：把經(jīng)常訪問的代碼和數(shù)據(jù)保存到SRAM組成的高速緩沖存儲器中，把不常訪問的代碼和數(shù)據(jù)保存到大容量DRAM中，使得存儲器系統(tǒng)的價格降低，而訪存時間接近零等待。層次存儲器結(jié)構(gòu)如圖第36頁/共78頁 Cache的命中和命中率：CPU訪存的內(nèi)容正好在Cache中就稱為命中。命中的幾率即命中率。 主存和Cache比例與命中率關(guān)系：一般主存和Cache比例為1M：4K時命中率為90%。主存（MB）81

10、63264128Cache( KB )3264128256512 主存與Cache地址映象的3種基本結(jié)構(gòu)：全相聯(lián)Cache 直接映象Cache 組相聯(lián)Cache Cache的讀取結(jié)構(gòu)： 旁視結(jié)構(gòu) 通視結(jié)構(gòu) Cache的數(shù)據(jù)更新方式：通寫式 回寫式替換策略: 隨機替換先進先出法最近最少使用法影響Cache性能的因素：規(guī)模大小，關(guān)聯(lián)方式，行大小，速度，配置。第37頁/共78頁第38頁/共78頁半導(dǎo)體存儲器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlash ROM第39頁/共78頁第40頁/共78頁入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個字，此時位線的輸出即為

11、這個字的每一位。此時，若有管子與其相連（如位線1和位線4），則相應(yīng)的MOS管就導(dǎo)通，輸出低電平，表示邏輯“0”；否則（如位線2和位線3）輸出高電平，表示邏輯“1”。(0110、0101、1010、0000) 第41頁/共78頁二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，造成這個PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時，此位 就意味著寫入了“1”。讀出的操作同掩模ROM。除此之外，還有一種熔絲式PROM，用戶編程時，靠專用寫入電路產(chǎn)生

12、脈沖電流，來燒斷指定的熔絲，以達到寫入“1”的目的。對PROM來講，這個寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。第42頁/共78頁本知識第43頁/共78頁借助于EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級時，把跳線開關(guān)打至“ON”的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級；平時使用時，則把跳線開關(guān)打至“OFF”的位置，防止病毒對BIOS芯片的非法修改。了解教材的所列出的EEPROM例子NMC98C64A芯片的基本知識第44頁/共78頁5V12V攜機來講，用

13、5V電源更為合適。快擦型存儲器操作簡便，編程、擦除、校驗等工作均已編成程序，可由配有快擦型存儲器系統(tǒng)的中央處理機予以控制?？觳列痛鎯ζ骺商娲鶨EPROM，在某些應(yīng)用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲器后可省去電池?？觳列痛鎯ζ鞯姆且资院涂焖僮x取的特點，能滿足固態(tài)盤驅(qū)動器的要求，同時，可替代便攜機中的ROM，以便隨時寫入最新版本的操作系統(tǒng)。快擦型存儲器還可應(yīng)用于激光打印機、條形碼閱讀器、各種儀器設(shè)備以及計算機的外部設(shè)備中。第45頁/共78頁第46頁/共78頁MN個基本存儲單元，它們按一定的規(guī)則排列起來，由這些基本存儲單元所構(gòu)成的陣列稱為存儲體或存儲矩

14、陣。3.地址譯碼器：由于存儲器系統(tǒng)是由許多存儲單元構(gòu)成的，每個存儲單元一般存放8位二進制信息，為了加以區(qū)分，我們必須首先為這些存儲單元編號，即分配給這些存儲單元不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進行讀/寫操作。存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。單譯碼：單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲器。雙譯碼：雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號，Y譯碼器輸出列地址選擇信號，行列選擇線交叉處即為所選中的單元。第47頁/共7

15、8頁第48頁/共78頁CPU時序/控制控制信號存儲體MB讀寫驅(qū)動器MDR地址譯碼器MARN位數(shù)據(jù)總線M位地址總線第49頁/共78頁3232=1024存儲單元驅(qū)動器X譯碼器地址反向器I/O電路Y譯碼器地址反向器控制電路輸出驅(qū)動12321232輸入輸出321231讀/寫選片1A0A2A3A4A5A6A7A8A9A321231第50頁/共78頁儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接，實質(zhì)上就是其與系統(tǒng)總線的連接，包括(1)地址線的連接；(2)數(shù)據(jù)線的

16、連接；(3)控制線的連接。第51頁/共78頁Intel2114(1K4)有10條地址線，則可尋址的單元數(shù)為1024個；Intel2116(16K1)有14條地址線，則可尋址的單元數(shù)為16K個。2.數(shù)據(jù)線的根數(shù)：RAM芯片的數(shù)據(jù)線多數(shù)為1條，靜態(tài)RAM芯片一般有4條和8條。若為1條數(shù)據(jù)線，則稱為位片存貯芯片；若有4條數(shù)據(jù)線，則該芯片可作為數(shù)據(jù)的低4位或高4位；若有8條數(shù)據(jù)線，則該芯片正好作為一個字節(jié)數(shù)，其引腳已指定相應(yīng)數(shù)據(jù)位的名稱。3.控制線：RAM芯片的控制引腳信號一般有：芯片選擇信號、讀/寫控制信號，對動態(tài)RAM（DRAM）還有行、列地址選通信號。第52頁/共78頁存儲芯片型號存儲芯片型號

17、存儲容量存儲容量 地址線地址線數(shù)據(jù)線數(shù)據(jù)線2101（1K1B）10241BA0A9D02114（1K4B）10244BA0A9D0D34118（1K8B） 10248B A0A9D0D76116（2K8B） 20488B A0A10D0D76232（4K8B）410248BA0A11 D0D76264（8K8B）810248BA0A12D0D761256（32K8B） 3210248B A0A14D0D72732（4K8B）410248BA0A11D0D7第53頁/共78頁第54頁/共78頁61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)D

18、IN(DOUT)2164(7)DIN(DOUT)D6第55頁/共78頁A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D7第56頁/共78頁27328086譯碼器A19A12A11A0A11A061168086譯碼器A19A11A10A0A10A0第57頁/共78頁CSWECSWECSWECSWE16K416K416K416K4A0A13WE D0D1D2D3譯碼器A14A15123D0 D3D0 D3D0 D3D0 D3第58頁/共78頁第59頁/共78頁（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0A9第6

19、0頁/共78頁RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10（3）（4）（5）RAM2KBRAM2KB（1）（2）第61頁/共78頁A15 A14 A13 A 12 A11 A10-A0 地 址范圍 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0

20、 0 0 F000H 1 1 1 1 0 1 1 F7FFH存儲器5地址范圍存儲器4地址范圍存儲器3地址范圍存儲器2地址范圍存儲器1地址范圍第62頁/共78頁A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10-A0 地 址范圍? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H? 1 1 0 1 1 1 1 ?CFFFH? 1 1 1 0 1 0 0 ?E800H? 1 1 1 0 1 1 1

21、?EFFFH ? 1 1 1 1 0 0 0 ?F000H? 1 1 1 1 0 1 1 ?F7FFH第63頁/共78頁 8KB(2)CS8KB(1)CS 8KB(8)CS 3-8譯碼器A0A12A13A15Y0Y1Y7第64頁/共78頁4KB (1)4KB (2)4KB (16)譯碼器CSCSCSY0Y1Y15A15-A12.第65頁/共78頁A15 A14 A13 A 12 A11 A10-A0 地 址范圍 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0

22、 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存儲器1地址范圍存儲器2地址范圍存儲器3地址范圍存儲器14地址范圍存儲器15地址范圍存儲器16地址范圍第66頁/共78頁第67頁/共78頁2KB (1)2KB (2)2KB (8)譯碼器CSCSCSY0Y1Y7A0-A10地址總線數(shù)據(jù)總線D0-D7A15-A11中任三根.第68頁/共78頁第69頁/共78頁0Y0Y2Y3Y4Y5Y0Y7YCA2GB2GBA1G第70頁/共78頁2Y3Y4Y5Y6Y7Y0Y G1 C B A譯碼輸出1 0 00 0 0=0，其余為11 0 00 0 1=0，其余為11 0 00 1 0=0，其余為11 0 00 1 1=0，其余為11 0 01 0 0=0，其余為11 0 01 0 1=