有時鐘輸入的兩位十進(jìn)制計數(shù)器原理圖輸入設(shè)計實用教案

1、會計學(xué)1有時鐘輸入有時鐘輸入(shr)的兩位十進(jìn)制計數(shù)器原的兩位十進(jìn)制計數(shù)器原理圖輸入理圖輸入(shr)設(shè)計設(shè)計第一頁，共6頁。 實驗實驗2、有時鐘輸入的兩位十進(jìn)制計數(shù)器原理圖輸入設(shè)計、有時鐘輸入的兩位十進(jìn)制計數(shù)器原理圖輸入設(shè)計 一。實驗?zāi)康囊弧嶒災(zāi)康?1。掌握帶有時鐘輸入的數(shù)字電路原理圖輸入設(shè)計方法；。掌握帶有時鐘輸入的數(shù)字電路原理圖輸入設(shè)計方法； 2.進(jìn)一步掌握時序波形的真；進(jìn)一步掌握時序波形的真； 3.了解了解VHDL初步的基本知識。初步的基本知識。 二。二。 實驗原理與步驟實驗原理與步驟 1.實驗步驟見第一章第一節(jié)介紹的方法。實驗步驟見第一章第一節(jié)介紹的方法。 2.電路設(shè)計原理如下：

2、電路設(shè)計原理如下： 3.頻率計設(shè)計的基本步驟與上一個實驗介紹的完全一樣，只是需要頻率計設(shè)計的基本步驟與上一個實驗介紹的完全一樣，只是需要(xyo)考慮從哪一個電路模塊開始。考慮從哪一個電路模塊開始。 圖3-4 用74390設(shè)計一個有時鐘(shzhng)使能的兩位十進(jìn)制計數(shù)器原理 第1頁/共6頁第二頁，共6頁。 圖3-5 調(diào)出元件(yunjin)74390 圖3-6 從Help中了解74390的詳細(xì)(xingx)功能第2頁/共6頁第三頁，共6頁。 1、設(shè)計電路原理圖，頻率計的核心元件之一是含有時鐘使能及進(jìn)位擴(kuò)展輸出的十進(jìn)制計數(shù)器。為此這里擬用一個雙十進(jìn)制計數(shù)、設(shè)計電路原理圖，頻率計的核心元件之一

3、是含有時鐘使能及進(jìn)位擴(kuò)展輸出的十進(jìn)制計數(shù)器。為此這里擬用一個雙十進(jìn)制計數(shù)74390和其它一些輔助元件來完成。電路原理圖如圖和其它一些輔助元件來完成。電路原理圖如圖3-4所示。圖中，所示。圖中，74390連接成兩個獨立的十進(jìn)制計數(shù)器，待測頻率信號連接成兩個獨立的十進(jìn)制計數(shù)器，待測頻率信號clk通過一個與門進(jìn)入通過一個與門進(jìn)入74390的計數(shù)器的計數(shù)器1的時鐘輸入端的時鐘輸入端1CLKA，與門的另一端由計數(shù)使能信號，與門的另一端由計數(shù)使能信號enb控制：當(dāng)控制：當(dāng)enb = 1 時允許計數(shù)；時允許計數(shù)；enb = 0 時禁止計數(shù)。計數(shù)器時禁止計數(shù)。計數(shù)器1的的4位輸出位輸出q3、q2、q1和和q0

4、并成總線表達(dá)方式即并成總線表達(dá)方式即q3.0，由圖，由圖3-4左下角的左下角的OUTPUT輸出端口向外輸出計數(shù)值，同時由一個輸出端口向外輸出計數(shù)值，同時由一個4輸入與門和兩個反相器構(gòu)成進(jìn)位信號進(jìn)入第輸入與門和兩個反相器構(gòu)成進(jìn)位信號進(jìn)入第2個計數(shù)器的時鐘輸入端個計數(shù)器的時鐘輸入端2CLKA。 第第2個計數(shù)器的個計數(shù)器的4位計數(shù)輸出是位計數(shù)輸出是q7、q6、q5和和q4，總線輸出信號是，總線輸出信號是q7.4。這兩個計數(shù)器的總的進(jìn)位信號，即可用于擴(kuò)展輸出的進(jìn)位信號由一個。這兩個計數(shù)器的總的進(jìn)位信號，即可用于擴(kuò)展輸出的進(jìn)位信號由一個6輸入與門和兩個反相器產(chǎn)生，由輸入與門和兩個反相器產(chǎn)生，由cout輸

5、出。輸出。clr是計數(shù)器的清零信號。是計數(shù)器的清零信號。 2、計數(shù)器電路實現(xiàn)，在此首先從實現(xiàn)圖、計數(shù)器電路實現(xiàn)，在此首先從實現(xiàn)圖3-4所示的電路的繪制和測試開始，用鼠標(biāo)雙擊所示的電路的繪制和測試開始，用鼠標(biāo)雙擊“Enter Symbol”窗中窗中Symbol Libraries欄的欄的e:maxplus2max2libmf的宏功能元件庫，于是可以在的宏功能元件庫，于是可以在Symbol Files欄中看到絕大多數(shù)欄中看到絕大多數(shù)74系列的元件（圖系列的元件（圖3-5）。這些器件）。這些器件(qjin)的詳細(xì)功能及其它們的邏輯真值表可以通過查閱的詳細(xì)功能及其它們的邏輯真值表可以通過查閱“Help

6、”選項來獲得。為了查閱選項來獲得。為了查閱74390的功能，可如圖的功能，可如圖3-6所示，在所示，在Help菜單中選菜單中選Old-Style Macrofunctions項，然后選項，然后選Counters項。項。 圖3-7 兩位十進(jìn)制計數(shù)器工作(gngzu)波形第3頁/共6頁第四頁，共6頁。 向原理圖編輯窗中調(diào)入宏功能元件如圖3-5所示，直接在上端的Symbol Name欄中鍵入器件的名稱，如74390等，然后點擊OK鍵即可。如果要了解74390內(nèi)部的情況，可以用鼠標(biāo)在其上雙擊。最后根據(jù)圖3-4在原理圖編輯窗中完成該電路的全部繪制。繪制過程中應(yīng)特別注意圖形設(shè)計規(guī)則中信號標(biāo)號和總線的表達(dá)方

7、式： 若將一根細(xì)線變成以粗線顯示的總線，可以先將其點擊使其變成紅色，再選Option選項中的Line Style ；若在某線上加信號標(biāo)號，也應(yīng)該在該線某處點擊使其變成紅色，然后鍵入標(biāo)號名稱，標(biāo)有相同標(biāo)號的線段可視作連接線段，但可不必直接連接。對于以標(biāo)號方式進(jìn)行總線連接可以如圖3-4那樣。例如一根8位的總線bus1(7.0)欲與另3根分別為1、3、4位的連線相接，它們的標(biāo)號可分別表示為bus1(0)，bus1(3.1)，bus1(7.4)。 3、波形仿真，按照第一章介紹的流程能夠很容易地得到圖3-4電路的仿真波形（圖3-7）。由波形圖3-7可見(kjin)，圖3-4電路的功能完全符合原設(shè)計要求：

8、當(dāng)clk輸入時鐘信號時，clr信號具有清0功能，當(dāng)enb為高電平時允許計數(shù)，低電平時禁止計數(shù)；當(dāng)?shù)?位計數(shù)器計到9的向高4位計數(shù)器進(jìn)位，另外由于圖2-4中沒有顯示高4位計數(shù)器計到9，故看不到count的進(jìn)位信號。 如果本設(shè)計電路的存盤文件名為conter8.gdf ，則按照步驟5的第9段介紹的方法，將此項設(shè)計包裝成一個元件存入庫中以備后用，該電路對應(yīng)的元件名是conter8 。第4頁/共6頁第五頁，共6頁。 三、實驗注意事項三、實驗注意事項 1、輸入、輸入(shr)文件名不能用漢字或關(guān)鍵字、非法字符；文件名不能用漢字或關(guān)鍵字、非法字符； 2、注意文件在編譯連接時的路徑；、注意文件在編譯連接時的路徑； 3、注意引腳分配與對應(yīng)的、注意引腳分配與對應(yīng)的FPGA芯片相匹配；芯片相匹配； 4、注意信號標(biāo)號與總路線的表達(dá)方式。、注意信號標(biāo)號與總路線的表達(dá)方式。 四、實驗設(shè)備四、實驗設(shè)備 GW48EDA系統(tǒng)，計算機(jī)一臺，打印機(jī)一臺系統(tǒng)，計算機(jī)一臺，打印機(jī)一臺