71+二進制振幅鍵控ASK調(diào)制器與解調(diào)器設計

1、7.1 二進制振幅鍵控（ASK）調(diào)制器與解調(diào)器設計7.2 二進制頻移鍵控（FSK）調(diào)制器與解調(diào)器設計7.3 二進制相位鍵控（PSK）調(diào)制器與解調(diào)器設計7.4 UART接口設計 第7章 FPGA在通信工程中實踐應用 1教學目標教學重點教學過程第7章 FPGA在通信工程中實踐應用2第7章 FPGA在通信工程中實踐應用教學目標了解 FPGA在數(shù)據(jù)通信領域的具體應用實例掌握用VHDL語言設計二進制振幅鍵控（ASK）調(diào)制器與解調(diào)器掌握用VHDL語言設計二進制頻移鍵控（FSK）調(diào)制器與解調(diào)器掌握用VHDL語言設計二進制相位鍵控（PSK）調(diào)制器與解調(diào)器了解用VHDL語言設計UART接口 3教學重點掌握用VH

2、DL語言設計二進制振幅鍵控（ASK）調(diào)制器與解調(diào)器掌握用VHDL語言設計二進制頻移鍵控（FSK）調(diào)制器與解調(diào)器掌握用VHDL語言設計二進制相位鍵控（PSK）調(diào)制器與解調(diào)器第7章 FPGA在通信工程中實踐應用47.1二進制振幅鍵控（ASK）調(diào)制器與解調(diào)器設計 數(shù)字信號對載波振幅調(diào)制稱為振幅鍵控即 ASK（AmplitudeShift Keying）。ASK有兩種實現(xiàn)方法： 1.相乘電路實現(xiàn)法 2.鍵控法 51.相乘電路實現(xiàn)法 就是用乘法器基帶信號與載波信號相乘就可以得到調(diào)制信號輸出。乘法器用來進行頻譜搬移，相乘后的信號通過帶通濾波器濾除高頻諧波和低頻干擾。帶通濾波器的輸出是振幅鍵控信號。62.鍵

3、控法 鍵控法是產(chǎn)生ASK信號的另一種方法。二元制ASK又稱為通斷控制（OOK）。最典型的實現(xiàn)方法是用一個電鍵來控制載波振蕩器的輸出而獲得。（鍵控法產(chǎn)生ASK信號原理框圖 ）7ASK解調(diào)方法1. 同步解調(diào)法2. 包絡解調(diào)法。 81.同步解調(diào)接下頁9（設在一個碼元持續(xù)時間T內(nèi)，經(jīng)過帶通濾波后的接收信號和噪聲電壓為：其中 是一個窄帶高斯過程。根據(jù)窄帶隨機過程的性質(zhì)，我們可以得到：接下頁10經(jīng)過帶通濾波器后的接收電壓為：若沒有噪聲，上式簡化為： 11ASK調(diào)制VHDL程序12ASK調(diào)制方框圖13ASK調(diào)制電路符號 14ASK調(diào)制VHDL程序library ieee;use ieee.std_logic

4、_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity ASK isport( clk:in std_logic; -系統(tǒng)時鐘 start:in std_logic; -開始調(diào)制信號 x :in std_logic; -基帶信號 y :out std_logic); -調(diào)制信號end ASK;architecture behav of ASK is接下頁15signal q:integer range 0 to 3; -分頻計數(shù)器signal f :std_logic; -載波信號beginpr

5、ocess(clk)beginif clkevent and clk=1 then if start=0 then q=0; elsif q=1 then f=1;q=q+1; elsif q=3 then f=0;q=0; else f=0;q=q+1; end if; end if;end process; y=x and f; -對基帶碼進行調(diào)制end behav;16ASK解調(diào)電路符號 17ASK解調(diào)VHDL程序library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic

6、_unsigned.all;entity ASK2 isport(clk :in std_logic; -系統(tǒng)時鐘 start :in std_logic; -同步信號 x :in std_logic; -調(diào)制信號 y :out std_logic); -基帶信號end ASK2;architecture behav of ASK2 issignal q:integer range 0 to 11; -計數(shù)器signal xx:std_logic; -寄存x信號電路符號接下頁18process(xx,q) -此進程完成ASK解調(diào)begin if q=11 then m=0; -m計數(shù)器清零 elsif q=10 then if m=3 then y=