微處理器及其結(jié)構(gòu)

1、第2章 微處理器及其結(jié)構(gòu)2.1 微處理器概述2.2 8086/8088 2.3 80286Pentium 4 2.4 80 x86Pentium系列微處理器的程序設(shè)計模型2.5 實模式下的存儲器尋址2.6 保護模式下的存儲器尋址本章主要目標(biāo)硬件設(shè)計: 掌握集成電路芯片8086/8088、8284、8282（74LS373）、8286（74LS245）的基本工作原理；設(shè)計實現(xiàn)8086最小/最大兩種工作模式下核心控制單元。時序：掌握片級總線和系統(tǒng)總線的工作時序。軟件編程: 掌握實方式和保護方式下的尋址方法。擴展：使用PROTEL軟件繪制8086最小/最大兩種工作模式下核心控制單元設(shè)計的原理圖。第2

2、章 微處理器及其結(jié)構(gòu)2.1 微處理器概述 微處理器的主要性能指標(biāo) 微處理器的工作方式2.1.1微處理器的主要性能指標(biāo)1.字長：一次處理二進制位數(shù)，通常為通用寄存器寬度。 2.主頻：處理器時鐘頻率，如4GHz等。3.外頻：通常指處理器外部總線頻率，如100MHz等。4.工作電壓：通常有5V，3.5V, 2.7V, 1.2V等5.制造工藝：最小線距，通常以um或nm表示。6.地址線寬度：指處理器外部地址線引腳條數(shù)，如20，32和36條等、2.1.1微處理器的主要性能指標(biāo)7.數(shù)據(jù)線寬度：指處理器外部數(shù)據(jù)線條數(shù)，如16，32和64條等。8.內(nèi)置協(xié)處理器：指處理器內(nèi)部是否集成了數(shù)學(xué)協(xié)處理器,如80387

3、。9.超標(biāo)量結(jié)構(gòu)：是否具有兩個及以上指令流水線。10.Cache：是否集成了高速緩沖存儲器。11.多媒體擴展技術(shù)：是否具有多媒體擴展技術(shù),如MMX/SSE/SSE2等。12.是否具有超線程技術(shù)等。2.1.1微處理器的主要性能指標(biāo) 結(jié)束2.1.2 微處理器的工作方式 實地址方式 保護地址方式 虛擬8086方式 系統(tǒng)管理方式 工作方式間的相互轉(zhuǎn)換實地址方式 8086/8088微處理器采用的尋址方式。 系統(tǒng)啟動后，任何處理器（Intel)自動進入實地址方式。 實地址方式的主要特點：1.尋址方式、存儲器管理、中斷處理與8086一樣.2.操作數(shù)默認(rèn)長度為16位。3.不用虛擬地址，最大地址范圍仍限于1MB

4、，只采用分段方式，每段最大64KB。4.存儲器中保留兩個固定的區(qū)域，一個是初始化程序區(qū)FFFFFH-FFFF0H，另一個為中斷向量表003FFH-00000H。5.所有程序在最高級0級上執(zhí)行。保護地址方式 所謂保護是指在執(zhí)行多任務(wù)操作時，對不同任務(wù)使用的虛擬存儲器空間進行完全的隔離，保護每個任務(wù)順利執(zhí)行。 保護方式具有如下特點：1.存儲器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述。2.強大的尋址空間。在保護方式下，80386可以尋址的空間大至64TB（246）（虛擬地址）。3.使用4級保護功能，可實現(xiàn)程序與程序、用戶與用戶、用戶與操作系統(tǒng)之間的隔離和保護，為多任務(wù)操作系統(tǒng)提供優(yōu)

5、化支持。 4.在保護方式下，32位處理器既可以進行16位操作，又可進行32位操作。虛擬8086方式 所謂虛擬8086模式是指一個多任務(wù)的環(huán)境，即模擬多個8086的工作方式。 虛擬8086方式的主要特點如下：1.可執(zhí)行原來采用8086書寫的應(yīng)用程序 。2.段寄存器的用法與實地址方式一樣。3.可以使用分頁方式，將1MB分為256個頁面，每頁4KB。4.在虛擬8086方式中，應(yīng)用程序在最低特權(quán)級3級上運行，因此80386指令系統(tǒng)中的特權(quán)指令不能使用。系統(tǒng)管理方式 SMM功能主要包括電源管理以及為操作系統(tǒng)和正在運行的程序提供安全性。 SMM最顯著的應(yīng)用就是電源管理。 用于筆記本電腦的處理器從80386

6、DL開始就支持SMM，目的是降低系統(tǒng)功耗。 用于臺式機支持SMM的處理器有Pentium、Pentium II、Pentium III以及Pentium 4等。 工作方式間的相互轉(zhuǎn)換2.1.2 微處理器的工作方式 2.1 微處理器概述 結(jié)束2.2 8086/8088微處理器什么是8086/8088微處理器？ 8086是Intel 78 年推出的16位微處理器（79年推出8088 ） 4萬多個晶體管(8088為2.9萬個晶體管) 時鐘頻率4.77MHZ 數(shù)據(jù)線16位（8088的外部數(shù)據(jù)線8位） 地址線20位 40腳DIP封裝 推出8088的主要目的是為了與當(dāng)時已有的一套Intel外部設(shè)備接口芯片

7、直接兼容使用。2.2 8086/8088微處理器2.2.1 8086/8088 內(nèi)部結(jié)構(gòu)2.2.2 8086/8088 的工作模式與引腳信號2.2.3 時鐘發(fā)生器（8284A） 2.2.4 總線分離與緩沖2.2.5 8086 最小工作模式下控制核心單元的組成2.2.6 8288 總線控制器2.2.7 8086 最大工作模式下控制核心單元的組成2.2.8 8086/8088 的總線操作及時序2.2.1 8086/8088內(nèi)部結(jié)構(gòu)1、8086/8088由哪幾部分組成？2、BIU和EIU的主要功能是什么？3、8086/8088是否采用采用了指令流水技術(shù)？ 4、BIU總線接口單元由哪幾部分組成？5、為

8、什么要設(shè)置段地址寄存器？6、段地址寄存器用來存放什么？7、指令指針寄存器 IP中存放什么？8、地址加法器實現(xiàn)什么功能？9、為什么設(shè)置指令隊列？10、EU執(zhí)行單元由哪幾部分組成？1、8086/8088由哪幾部分組成？按功能可分為兩部分：總線接口單元 BIU (Bus Interface Unit)執(zhí)行單元 EU (Execution Unit)。2.2.1 8086/8088內(nèi)部結(jié)構(gòu)2、BIU和EU的主要功能是什么？BIU 負(fù)責(zé)完成微處理器內(nèi)部與外部(存儲器和IO端口)的信息傳送，即負(fù)責(zé)取指令和存取數(shù)據(jù)。EU 負(fù)責(zé)執(zhí)行指令。3、8086/8088是否采用了指令流水技術(shù)？ BIU 取指令和 EU

9、執(zhí)行指令可以并行操作,采用了指令流水技術(shù).4、BIU總線接口單元由哪幾部分組成？ 4個16位的段地址寄存器： CS：代碼段寄存器 DS：數(shù)據(jù)段寄存器 SS：堆棧段寄存器 ES：擴展段寄存器 16位的指令指針寄存器 IP 20位的地址加法器 6/4個字節(jié)的指令隊列2.2.1 8086/8088內(nèi)部結(jié)構(gòu)2.2.1 8086/8088內(nèi)部結(jié)構(gòu)5、為什么要設(shè)置段地址寄存器？6、段地址寄存器用來存放什么？段寄存器是為了通過“段加偏移”的尋址機制實現(xiàn)對20位實際地址(物理地址)的尋址 。4個16位段寄存器，用來存放16位的段地址。 CS：用來存放程序當(dāng)前使用的代碼段的段地址。 SS：用來存放程序當(dāng)前所使用

10、的堆棧段的段地址。 DS：用來存放程序當(dāng)前使用的數(shù)據(jù)段的段地址。 ES：用來存放程序當(dāng)前使用的擴展段的段地址 。關(guān)于“段加偏移”的尋址機制將在本章的后續(xù)部分詳細(xì)討論。7、指令指針寄存器IP中存放什么？8、地址加法器實現(xiàn)什么功能？ 指令指針寄存器 IP中存放著下一條待執(zhí)行指令的偏移地址。 地址加法器將來自于段寄存器的16位段地址左移4位后與來自于IP寄存器或EU提供的16位偏移地址相加，形成一個20位的實際地址。9、為什么設(shè)置指令隊列？ 用于存放預(yù)取的指令,減少等待時間,避免取指令和取操作數(shù)發(fā)生沖突,從而提高運行效率。 8086的指令隊列長度為6個字節(jié)，當(dāng)隊列空閑兩個字節(jié)時，BIU自動從存儲器取

11、出指令字節(jié)，存入指令隊列中；而8088的指令隊列為4個字節(jié)長，當(dāng)隊列空閑一個字節(jié)時，BIU就自動取指令字節(jié)，并存到指令隊列中去。10、EU執(zhí)行單元由哪幾部分組成？算術(shù)邏輯單元ALU數(shù)據(jù)暫存寄存器通用寄存器組標(biāo)志寄存器EU控制電路 關(guān)于通用寄存器組和標(biāo)志寄存器的內(nèi)容將在本章后續(xù)部分詳細(xì)討論。2.2.1 8086/8088內(nèi)部結(jié)構(gòu)2.2.1 8086/8088內(nèi)部結(jié)構(gòu) 結(jié)束2.2.2 8086/8088的工作模式與引腳信號1.8086/8088有哪兩種工作模式？2.如何設(shè)置8086/8088的兩種工作模式？3.最大模式與最小模式有什么主要區(qū)別？4.8086/8088采用什么封裝，有多少個引腳信號？

12、5.8086/8088有哪些基本引腳信號?6.8086/8088在最小模式下有哪些專用引腳信號? 7.8086/8088在最大模式下有哪些專用引腳信號? 1.8086/8088有哪兩種工作模式？最小模式（單處理器系統(tǒng)方式）：系統(tǒng)中只有8086/8088一個微處理器，系統(tǒng)中的所有總線控制信號都直接由8086/8088產(chǎn)生。最大模式（多處理器系統(tǒng)方式）：系統(tǒng)中含有兩個或兩個以上微處理器，其中一個是8086/8088為主處理器，其它都是協(xié)處理器，總線控制信號由芯片8288產(chǎn)生。 在8086/8088系統(tǒng)中與其配合的協(xié)處理器有數(shù)值運算協(xié)處理器8087和輸入輸出協(xié)處理器8089。 80286及以后的處理

13、器均采用最大模式。2.如何設(shè)置8086/8088的兩種工作模式？當(dāng)MNMX#接電源電壓時，系統(tǒng)就工作于最小模式。當(dāng)MNMX#線接地，則系統(tǒng)就工作于最大模式。 2.2.1 8086/8088的工作模式與引腳信號!3.最大模式與最小模式有什么主要區(qū)別？ 最大模式系統(tǒng)與最小模式系統(tǒng)的主要區(qū)別是外加有8288總線控制器，通過它對CPU發(fā)出的控制信號進行變換和組合，以得到對存儲器和IO端口的讀寫信號和對鎖存器8282及對總線收發(fā)器8286的控制信號，使總線控制功能更加完善。2.2.1 8086/8088的工作模式與引腳信號!2.2.1 8086/8088的工作模式與引腳信號!4.8086/8088采用什

14、么封裝，有多少個引腳信號？ 采用雙列直插式封裝DIP，共有40個引腳信號。 一般每一個雙列直插集成芯片的一側(cè)都有一個半圓缺口或圓點凹槽標(biāo)記，如果正視集成芯片的型號（此時標(biāo)記應(yīng)該在芯片的左側(cè)）那么標(biāo)記下方的引腳為第一引腳，依次逆時針計數(shù)，上述芯片引腳識別法國內(nèi)外管腳均相同。 8086/8088采用引線分時復(fù)用技術(shù)，一條引線不同時間代表不同信號，解決引線不夠問題。2.2.1 8086/8088的工作模式與引腳信號2.2.1 8086/8088的工作模式與引腳信號2.2.1 8086/8088的工作模式與引腳信號5.8086/8088有哪些公共引腳信號?AD15AD0（I/O,三態(tài)）：地址/數(shù)據(jù)復(fù)用

15、。A19/S6A16/S3（O,三態(tài)）：地址/狀態(tài)復(fù)用。BHE#/S7（O,三態(tài)）:高字節(jié)允許/狀態(tài)復(fù)用。NMI（In）：非屏蔽中斷請求輸入，上升沿觸發(fā)。INTR (In) ：可屏蔽中斷請求輸入，高電平有效。RD# (O,三態(tài)) ：讀選通信號，低電平有效。CLK (In) : 時鐘信號，處理器基本定時脈沖。RESET(In) :復(fù)位信號，高電平有效。5.8086/8088有哪些公共引腳信號?READY (In)：準(zhǔn)備好信號，高電平有效。處理器與存儲器及I/O接口速度同步的控制信號。TEST# (In): 測試信號，低電平有效。處理器執(zhí)行WAIT指令的控制信號(有效時退出等待狀態(tài))。MN/MX#

16、 (In):最大/最小工作模式選擇信號。硬件設(shè)計者用來決定8086工作模式，MN/MX#=1 ，8086為最小模式， MN/MX#= 0 ,8086為最大模式。Vcc (In): 處理器的電源引腳，接 +5V電源。GND :處理器的地線引腳，接系統(tǒng)地線。16個地址/數(shù)據(jù)引腳AD15AD0SYMBOLPINNUMBERTYPEDESCRIPTIONAD15-AD02-16, 39I/OADDRESS DATA BUS: These lines constitute the time multiplexed memory/lO address (T1) and data (T2, T3, TW,

17、T4) bus.A0 is analogous to BHE for the lower byte of the data bus, pins D7-D0.It is LOW during T1 when a byte is to be transferred on the lower portion of the bus in memory or I/O operations. Eight-bit oriented devices tied to the lower half would normally use A0 to condition chip select functions (

18、See BHE). 在8088中，只有AD7AD0 8條地址/數(shù)據(jù)線，A15A8只用來輸出地址。16個地址/數(shù)據(jù)引腳AD15AD0分時復(fù)用的地址/數(shù)據(jù)引腳。傳送地址時：單向、三態(tài)、輸出。傳送數(shù)據(jù)時：雙向、三態(tài)、輸入/輸出。正是利用分時復(fù)用的方法才能使80868088用40條引腳實現(xiàn)20位地址、16位數(shù)據(jù)及眾多的控制信號和狀態(tài)信號的傳輸。在8088中，只有AD7AD0 8條地址/數(shù)據(jù)線，A15A8只用來輸出地址。2.2.1 8086/8088的工作模式與引腳信號4個地址/狀態(tài)引腳A19/S6A16/S3SYMBOLPINNUMBERTYPEDESCRIPTIONA19/S6A18/S5A17/S

19、4A16/S335-38OADDRESS/STATUS: During T1, these are the four most significant address lines for memory operations.During I/O operations these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, T4. S6 is always LOW. The status of the inter

20、rupt enable FLAG bit (S5) is updated at the beginning of each clock cycle.S4 and S3 are encoded as shown. This information indicates which segment register is presently being used for data accessing.4個地址/狀態(tài)引腳A19/S6A16/S3分時復(fù)用的地址/狀態(tài)引腳。S6始終為低S5與標(biāo)志寄存器中的中斷允許標(biāo)志IF一致。S4S3表示使用的段寄存器S3、S4的代碼組合與段寄存器關(guān)系S4 S3當(dāng)前使用的

21、段寄存器0 0 ES0 1 SS1 0對存儲器尋址時，使用CS段；對I/O或中斷矢量尋址時不用段寄存器1 1 DS2.2.1 8086/8088的工作模式與引腳信號8個公用控制引腳MNMX#RD#NMI INTRRESET READY TEST#BHE#S7工作模式選擇引腳 MNMX#輸入。 當(dāng)MNMX#=1時：工作于最小模式，在此操作模式下，全部控制信號由CPU本身提供。當(dāng)MNMX#=0時：80868088工作于最大模式。這時，系統(tǒng)的控制信號由總線控制器8288提供，而不是由80868088直接提供。SYMBOLPINNUMBERTYPEDESCRIPTIONMN/MX#33IMINIMUM

22、/MAXIMUM: Indicates what mode the processor is to operate in. The two modes are discussed in the following sections.讀控制信號引腳 RD#三態(tài)、輸出。當(dāng)RD#0時，表示CPU將要執(zhí)行一個對存儲器或I/O端口的讀操作。SYMBOLPINNUMBERTYPEDESCRIPTIONRD#32OREAD: Read strobe indicates that the processor is performing a memory or I/O read cycle, depending

23、 on the state of the M/IO# or S2 pin. This signal is used to read devices which reside on the 80C86 local bus.RD# is active LOW during T2, T3 and TW of any read cycle, and is guaranteed to remain HIGH in T2 until the 80C86 local bus has floated.不可屏蔽中斷請求信號引腳 NMI輸入，上升沿觸發(fā)。此請求不受IF狀態(tài)的影響，也不能用軟件屏蔽，只要此信號一出現(xiàn)

24、，就在現(xiàn)行指令結(jié)束后引起中斷。SYMBOLPINNUMBERTYPEDESCRIPTIONNMI17INON-MASKABLE INTERRUPT: is an edge triggered input which causes a type 2 interrupt. A subroutine is vectored to via an interrupt vector lookup table located in system memory. NMI is not maskable internally by software.A transition from LOW to HIGH i

25、nitiates the interrupt at the end of the current instruction. 復(fù)位信號引腳 RESET輸入，高電平有效。復(fù)位脈沖寬度不得小于4個時鐘周期。接通電源時的復(fù)位高電平不小于50s。復(fù)位后，CPU的內(nèi)部寄存器狀態(tài)如表所示。SYMBOLPINNUMBERTYPEDESCRIPTIONRESET21IRESET: causes the processor to immediately terminate its present activity. The signal must transition LOW to HIGH and remain

26、 active HIGH for at least four clock cycles. It restarts execution, as described in the Instruction Set description, when RESET returns LOW. 2.2.1 8086/8088的工作模式與引腳信號“準(zhǔn)備好”信號線引腳 READY輸入。當(dāng)READY1時，表示所尋址的內(nèi)存或I/O設(shè)備已準(zhǔn)備就緒。SYMBOLPINNUMBERTYPEDESCRIPTIONREADY22IREADY: is the acknowledgment from the addressed

27、memory or I/O device that will complete the data transfer. The RDY signal from memory or I/O is synchronized by the 82C84A Clock Generatorto form READY. This signal is active HIGH. The 80C86 READY input is not synchronized.等待測試信號引腳 TEST#輸入。當(dāng)CPU執(zhí)行WAIT指令時，進入空轉(zhuǎn)的等待狀態(tài)，并且每隔5個時鐘周期對該線的輸入進行一次測試；如果TEST#0，結(jié)束等待

28、狀態(tài)，CPU繼續(xù)執(zhí)行下面的指令。SYMBOLPINNUMBERTYPEDESCRIPTIONTEST#23ITEST: input is examined by the “Wait” instruction. If the TEST input is LOW execution continues, otherwise the processor waits in an “Idle” state.分時復(fù)用的高字節(jié)數(shù)據(jù)允許狀態(tài)引腳BHE#S7三態(tài)、輸出。僅8086中有BHE#信號。狀態(tài)信號S7還沒有定義。SYMBOLPINNUMBERTYPEDESCRIPTIONBHE/S734OBUS HIG

29、H ENABLE/STATUS: During T1 the bus high enable signal (BHE) should be used to enable data onto the most significant half of the data bus, pins D15-D8. Eight bit oriented devices tied to the upper half of the bus would normally use BHE to condition chip select functions. BHE is LOW during T1 for read

30、, write, and interrupt acknowledge cycles when a byte is to be transferred on the high portion of the bus. 分時復(fù)用的高字節(jié)數(shù)據(jù)允許狀態(tài)引腳BHE#S74個其他引腳電源+ Vcc、電源地 GND、系統(tǒng)時鐘 CLK Vcc接入的電壓為+5V10%。兩條GND均應(yīng)接地。CLK 輸入，與時鐘發(fā)生器8284A的時鐘輸出端CLK相連。6.8086/8088在最小模式下有哪些專用引腳信號? INTA# (O) :最小模式下的中斷響應(yīng)信號。ALE (O) :地址鎖存允許信號。DEN# (O,三態(tài)) ：數(shù)

31、據(jù)總線緩沖器允許信號。DT/R# (O,三態(tài)) ：數(shù)據(jù)總線緩沖器方向控制信號。M/IO# (O,三態(tài)) ：存儲器或I/O接口選擇信號。WR# (O,三態(tài)) ：寫命令信號。HOLD (In) :總線請求信號。HLDA (O) :總線請求響應(yīng)信號。6.8086/8088在最小模式下有哪些專用引腳信號? SYMBOLPINNUMBERTYPEDESCRIPTIONM/IO#28OSTATUS LINE: It is used to distinguish a memory access from an I/O access. M/lO# becomes valid in the T4 precedi

32、ng a bus cycle and remains valid until the final T4 of the cycle (M = HIGH, I/O = LOW). SYMBOLPINNUMBERTYPEDESCRIPTIONWR#29OWRITE: indicates that the processor is performing a write memory or write I/O cycle, depending on the state of the M/IO# signal. WR is active for T2, T3 and TW of any write cyc

33、le. It is active LOW.6.8086/8088在最小模式下有哪些專用引腳信號? SYMBOLPINNUMBERTYPEDESCRIPTIONINTA#24OINTERRUPT ACKNOWLEDGE: is used as a read strobe for interrupt acknowledge cycles. It is active LOW during T2, T3 and TW of each interrupt acknowledge cycle. SYMBOLPINNUMBERTYPEDESCRIPTIONALE25OADDRESS LATCH ENABLE

34、: is provided by the processor to latch the address into the 82C82/82C83 address latch. 6.8086/8088在最小模式下有哪些專用引腳信號? SYMBOLPINNUMBERTYPEDESCRIPTIONDT/R#27ODATA TRANSMIT/RECEIVE: is used to control the direction of data flow through the transceiver. SYMBOLPINNUMBERTYPEDESCRIPTIONDEN#26ODATA ENABLE: pr

35、ovided as an output enable for a bus transceiver in a minimum system which uses the transceiver. DEN is active LOW during each memory and I/O access and for INTA cycles.2.2.1 8086/8088的工作模式與引腳信號7.8086/8088在最大模式下有哪些專用引腳信號? QS1、QS0 (O) :指令隊列狀態(tài)信號。表明8086當(dāng)前指令隊列的狀態(tài)。 S2#、S1#、S0# (O,三態(tài)) :最大模式總線周期狀態(tài)信號?？偩€控制器8

36、288的輸入信號，8288輸出各種控制信號。 LOCK (O,三態(tài)) :總線封鎖信號。有效時不允許其他主控部件占用總線。 、 (I/O) :最大模式總線請求/總線響應(yīng)信號，作為輸入時是總線請求RQ信號，作為輸出時是總線響應(yīng)GT信號。2.2.2 8086/8088的工作模式與引腳信號 結(jié)束2.2.3 時鐘發(fā)生器（8284A） 8284A是8086/8088微處理器的一個輔助器件，用于為微處理器提供所需要的時鐘信號CLK，并為準(zhǔn)備好信號READY和復(fù)位信號RESET進行同步。8284A內(nèi)部結(jié)構(gòu)圖8284A的引腳及其功能OSC：晶振輸出端。提供頻率為14.31818MHz的時鐘信號。CLK：系統(tǒng)時鐘

37、信號輸出端。提供提供頻率為4.77MHz的系統(tǒng)時鐘信號CLK。PCLK：外設(shè)時鐘信號輸出端。輸出頻率為2.385MHz的外設(shè)時鐘信號PCLK。RES#：復(fù)位輸入端。RESET：復(fù)位信號輸出端。此引腳與8086/8088的RESET輸入引腳相連。READY:準(zhǔn)備好信號輸出端。此引腳與8086/8088的READY輸入引腳相連。RDY1和RDY2：準(zhǔn)備好信號輸入端。當(dāng)其為高電平時表示外設(shè)數(shù)據(jù)準(zhǔn)備好。AEN1#、AEN2#：對應(yīng)RDY1、RDY2的允許控制信號輸入端，只有其為低電平時相應(yīng)的RDY信號才能進入8284A。Vcc：電源輸入端。為8284A提供+5V電源輸入。 GND：接端地。8284A的

38、引腳及其功能8284A的引腳及其功能2.2.3 時鐘發(fā)生器（8284A） 8284A的引腳及其功能2.2.3 時鐘發(fā)生器（8284A） 8284A的引腳及其功能8284與8088的連接8284A與8086/8088CPU的連接8284與8088的連接8284與8088的連接8284與8086/8088CPU的連接8284與8086/8088CPU的連接2.2.3 時鐘發(fā)生器（8284A）結(jié)束2.2.4 總線分離與緩沖利用地址鎖存器和數(shù)據(jù)緩沖器實現(xiàn)實現(xiàn)總線分離并提高總線的負(fù)載能力。 系統(tǒng)需要獨立的地址總線，并在整個總線周期維持地址有效。需外加地址鎖存器來存儲地址。利用鎖存器實現(xiàn)總線分離。 當(dāng)數(shù)據(jù)

39、線負(fù)載大于CPU數(shù)據(jù)線扇出能力時，需要在CPU數(shù)據(jù)線上連接總線緩沖器。使用總線緩沖器增強總線的負(fù)載能力。2.2.4 總線分離與緩沖按照總線在微機結(jié)構(gòu)中所處的位置,可分為： 片內(nèi)總線：CPU芯片內(nèi)部各功能單元電路之間傳送信息用的總線。芯片總線（片級總線）：同一塊電路板上CPU芯片與外圍芯片之間的互連。系統(tǒng)總線（板級總線）：微機特有的一種總線。微機系統(tǒng)多數(shù)采用模塊結(jié)構(gòu)，一個模塊就是一個電路板，各電路板的插座之間就是采用系統(tǒng)總線連接的。系統(tǒng)總線一定是規(guī)范化的，可通用的，必須服從某一總線標(biāo)準(zhǔn)。 外部總線（外總線）：用于微機系統(tǒng)之間的通訊網(wǎng)絡(luò)或用于微機系統(tǒng)與電子儀器和其它設(shè)備的連接。外部總線不是微機所特

40、有的，而是借用了電子工業(yè)的總線標(biāo)準(zhǔn)，如串行總線EIA-RS232等。 2.2.4 總線分離與緩沖 結(jié)束常用鎖存器芯片有哪些？專用 8 位鎖存器芯片: Intel 8282 輸入/輸出同相型 Intel 8283 輸入/輸出反相型通用 8 位鎖存器芯片: 74LS373、74LS377地址鎖存器8282-Pinouts地址鎖存器8282-PIN NAMES地址鎖存器8282-TRUTH TABLE地址鎖存器8282-Functional Diagram地址鎖存器8282-Timing Waveforms2.2.4 總線分離與緩沖地址鎖存器8282STBDI0DI1直通保持高阻DO0DO1DO0D

41、O1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE8282與8086的連接鎖存器從復(fù)用總線上分離地址信號鎖存器從復(fù)用總線上分離地址信號將8086的20位地址和BHE#信號分為3組，和3片8282的DI7DI0連接，CPU的地址鎖存使能ALE與8282的STB端相連。在ALE的下降沿時，對地址信號進行鎖存?？梢圆捎?4373替代8282。OE#直接接地：輸出允許信號一直有效（無高阻態(tài)），在不帶DMA的單處理器系統(tǒng)中可以這樣處理。地址A與數(shù)據(jù)D的復(fù)用信號作為鎖存器的

42、輸入，ALE控制信號僅在新地址輸出期間有效，使新地址輸入鎖存器，從而從復(fù)用總線上分離出地址信號，使地址信號延長到整個總線周期。常用緩沖器芯片有哪些？專用 8 位緩沖器芯片: Intel 8286 輸入/輸出同相型 Intel 8287 輸入/輸出反相型通用 8 位緩沖器芯片: 74LS244 單向緩沖器 74LS245 雙向緩沖器 雙向數(shù)據(jù)收發(fā)器8286-Pinout雙向數(shù)據(jù)收發(fā)器8286雙向數(shù)據(jù)收發(fā)器8286雙向數(shù)據(jù)收發(fā)器8286雙向數(shù)據(jù)收發(fā)器82868286與8086的連接雙向數(shù)據(jù)收發(fā)器形成系統(tǒng)數(shù)據(jù)總線最小模式下的總線2.2.5 8086 最小工作模式下控制核心單元的組成最小模式總線狀態(tài)及

43、操作DT/R#M/IO#RD#WR#對應(yīng)的操作指令示例0001讀IOIN AL,DX0101讀存儲器MOV AX,1000H1010寫IOOUT DX,AL1110寫存儲器MOV 2000H,AL101非法操作無010非法操作無11無讀寫操作無2.2.5 8086 最小工作模式下控制核心單元的組成 結(jié)束2.2.6 8288 總線控制器多CPU 8086/8088系統(tǒng)由總線控制器8288產(chǎn)生總線控制信號。8288 總線控制器的基本功能： 根據(jù)S2、S1、S0信號譯出對應(yīng)的狀態(tài)命令 產(chǎn)生地址鎖存信號和雙向數(shù)據(jù)驅(qū)動器控制信號 使總線控制信號浮空，以允許其他總線控制單元控制總線 產(chǎn)生簡單或級聯(lián)中斷邏輯

44、所需的控制信號8288內(nèi)部結(jié)構(gòu)狀態(tài)譯碼器控制邏輯控制信號發(fā)生器命令信號發(fā)生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDEN+5VGND8086狀態(tài)信息控制輸入8288引腳信號IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288總線控制器12345678910201918171615141312112.2.6 8288 總線控制器 結(jié)束2.2.7 8086最大工作模式下控制核心單元的組成地地讀寫控制讀寫控制讀寫控制CSI/O接口STB OE8282鎖存器TOE8286TOE 8286 收發(fā)器8284時鐘發(fā)生器RESETREADYA1 A19A0BHEABD7 D0D15 D8DBCBD15D0CSH奇地址存儲體CSL偶地址存儲體8288S0 INTAS1 MRDCS2 MWTCDEN IORCDT/R IOWC ALE8086CPUS0S1S2MN/MX CLK READY RESET BHE A19-A16 AD15-AD0最大模式總線