微型計(jì)算機(jī)接口技術(shù)：第二章 16位和32位微處理器

1、1第二章 16位和32位微處理器2主要內(nèi)容 8086 的編程結(jié)構(gòu) 8086的引腳和工作模式 8086的操作和時(shí)序 8086存儲(chǔ)器編址和I/O編址教學(xué)建議，本章重點(diǎn)為8086的編程結(jié)構(gòu)，尤其是寄存器組和標(biāo)志寄存器的含義；8086的引腳和工作模式，主要是最小模式8086的讀寫時(shí)序、總線操作和中斷機(jī)制；32.1.1 8086的編程結(jié)構(gòu) 8086是Intel系列的16位微處理器，有16根數(shù)據(jù)線和20根地址線，直接尋址的存儲(chǔ)空間為1M字節(jié)。8088是準(zhǔn)16位微處理器，內(nèi)部操作是16位，但數(shù)據(jù)總線是8位。 用HMOS工藝制造，外型為雙列直插，有40個(gè)引腳 時(shí)鐘頻率3種：8086（5MHz）、8086-2（

2、8 MHz）、8086-1（ 10MHz） 既可用來構(gòu)成單處理器系統(tǒng)，也可與8087協(xié)處理器及8089 I/O處理器構(gòu)成多處理器系統(tǒng)2.1 16位微處理器808642.1.1 8086的編程結(jié)構(gòu) 編程結(jié)構(gòu)：就是從程序員和使用者角度看到的結(jié)構(gòu)。見下圖就是8086的編程結(jié)構(gòu)圖總線接口部件(BIU)執(zhí)行部件(EU)52.1.1 8086的編程結(jié)構(gòu) 從功能上，8086CPU分為兩部分：總線接口單元 BIU和指令執(zhí)行單元EU。BIU和EU的操作是并行的?？偩€接口部件BIU功能：負(fù)責(zé)與存儲(chǔ)器、I/O端口之間的數(shù)據(jù)傳送。取指令送到指令隊(duì)列；指令執(zhí)行時(shí)，從內(nèi)存或I/O端口中取數(shù)據(jù)，送給執(zhí)行部件或把執(zhí)行部件的操

3、作結(jié)果傳送到指定內(nèi)存單元或I/O端口中6段寄存器CS、DS、SS、ES指令指針寄存器IP，下一條指令的偏移地址20位物理地址加法器，形成20位物理地址6字節(jié)的指令隊(duì)列，預(yù)放6字節(jié)的指令代碼總線控制邏輯，發(fā)出總線控制信號(hào)組成：2.1.1 8086的編程結(jié)構(gòu)總線接口部件BIU7首先由CS中的16位段基值,在最低位后面補(bǔ)4個(gè)0,加上IP中的16位偏移地址,在加法器內(nèi)形成20位物理地址,直接送A-BUS,通過總線控制邏輯發(fā)存儲(chǔ)器讀信號(hào),按給定的地址從存儲(chǔ)器中取指令,送到指令隊(duì)列中等待執(zhí)行.指令隊(duì)列可存儲(chǔ)6字節(jié)指令代碼，先進(jìn)先出由EU取指令執(zhí)行BIU的工作過程2.1.1 8086的編程結(jié)構(gòu)總線接口部件B

4、IU8當(dāng)8086/8088指令隊(duì)列有2個(gè)/2個(gè)以上字節(jié)空余時(shí)，BIU便會(huì)自動(dòng)執(zhí)行取指操作，填滿指令隊(duì)列，且自動(dòng)調(diào)整指令隊(duì)列輸入端指針。當(dāng)EU執(zhí)行一條指令時(shí)，它會(huì)從BIU指令隊(duì)列輸出端取出指令代碼，并用幾個(gè)時(shí)鐘周期去執(zhí)行指令，同時(shí)自動(dòng)調(diào)整指令隊(duì)列輸出端指針。當(dāng)指令隊(duì)列已滿，且EU對(duì)BIU又沒有總線訪問請(qǐng)求時(shí)，BIU便進(jìn)入空閑狀態(tài)9在指令執(zhí)行過程中，如果需要訪問存儲(chǔ)器或I/O端口，EU會(huì)請(qǐng)求BIU進(jìn)入總線周期去完成訪問存儲(chǔ)器或I/O端口的操作。如果此時(shí)BIU處于空閑狀態(tài)，則會(huì)立即響應(yīng)EU的總線請(qǐng)求；如果此時(shí)BIU正在進(jìn)行取指令操作，則要先完成這個(gè)取指令的總線周期，再去響應(yīng)EU發(fā)出的訪問總線的請(qǐng)求。

5、在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，指令隊(duì)列中的原有內(nèi)容被自動(dòng)清除，重新裝入另一個(gè)程序段中的指令?？偩€控制部件發(fā)出總線控制信號(hào)，實(shí)現(xiàn)存儲(chǔ)器讀/寫和I/O讀寫控制。10指令執(zhí)行部件EU功能：負(fù)責(zé)指令譯碼和指令執(zhí)行。組成：4個(gè)通用寄存器AX、BX、CX、DX4個(gè)專用寄存器BP、SP、SI、DI標(biāo)志寄存器（程序狀態(tài)字）PSW算術(shù)邏輯運(yùn)算單元ALUEU控制電路，取指令控制和時(shí)序控制2.1.1 8086的編程結(jié)構(gòu)11內(nèi)部寄存器結(jié)構(gòu)12 進(jìn) 位 標(biāo) 志奇偶校驗(yàn)輔助進(jìn)位全零標(biāo)志符號(hào)標(biāo)志單步標(biāo)志中斷標(biāo)志方向標(biāo)志溢出標(biāo)志DF=0 地址指針自動(dòng)增量DF=1 地址指針自動(dòng)減量IF=1 允許中斷IF=0 關(guān)閉中斷

6、狀態(tài)標(biāo)志寄存器PSWPF=1 偶數(shù)個(gè)1PF=0 奇數(shù)個(gè)113狀態(tài)標(biāo)志 進(jìn)位標(biāo)志（CF）：當(dāng)執(zhí)行算術(shù)指令時(shí)，其結(jié)果的最高位有進(jìn)位或借位則將CF置1，否則將CF復(fù)位。奇偶標(biāo)志（PF）：當(dāng)指令執(zhí)行的結(jié)果是偶校驗(yàn)的，也就是結(jié)果中有偶數(shù)個(gè)位是邏輯1的，則將PF置1，是奇校驗(yàn)的，則將PF 復(fù)位。輔助進(jìn)位標(biāo)志（AF）：在8位二進(jìn)制數(shù)內(nèi)其中有低位半字節(jié)向高位半字節(jié)進(jìn)位，或高位半字節(jié)借位給低位半字節(jié)，則將AF置1，否則AF復(fù)位。零標(biāo)志（ZF）：如果算術(shù)或邏輯運(yùn)算結(jié)果為零，則將ZF置1，否則ZF復(fù)位。符號(hào)標(biāo)志（SF）：將結(jié)果的最高位復(fù)制到SF。也就是，如果是負(fù)數(shù)，則將SF置1，是正數(shù)復(fù)位。溢出標(biāo)志（OF）：帶符號(hào)

7、的結(jié)果超出表示范圍，則將OF置1，如果不超出范圍，則OF復(fù)位。 14控制標(biāo)志 陷阱標(biāo)志（TF）：假如TF置1，8086進(jìn)入單步方式。它執(zhí)行一條指令后就跳到一個(gè)專用服務(wù)程序上去，以檢查指令執(zhí)行情況，這種操作方式對(duì)于調(diào)試程序非常有用。中斷允許標(biāo)志（IF）：如果IF標(biāo)志被置1，在INT輸入時(shí)，8086接受可屏蔽的中斷請(qǐng)求。當(dāng)IF標(biāo)志復(fù)位時(shí)，中斷請(qǐng)求被忽略，可屏蔽中斷接口被禁止。方向標(biāo)志（DF）：DF的邏輯值決定串操作的方向。當(dāng)DF置1時(shí)，串指令自動(dòng)按減地址執(zhí)行。當(dāng)DF復(fù)位時(shí)，串指令按增加地址執(zhí)行。 見表2-2PSW標(biāo)志位的符號(hào)表示15EU工作過程從指令隊(duì)列中取指令，進(jìn)行譯碼若需要操作數(shù)，送操作數(shù)的1

8、6位偏移地址給BIU，形成20位物理地址。申請(qǐng)?jiān)L問存儲(chǔ)器或I/O端口。向EU內(nèi)部各部件發(fā)出控制命令，完成相映操作。163. 8086的總線周期時(shí)鐘周期: 8086CPU的操作是在時(shí)鐘脈沖CLK的統(tǒng)一控制下進(jìn)行的，若8086的時(shí)鐘頻率為5MHz，時(shí)鐘周期為200ns或稱為T狀態(tài)。總線周期：取指令或存/取操作數(shù)需要BIU執(zhí)行一個(gè)總線周期，一個(gè)基本的總線周期由4個(gè)時(shí)鐘周期組成。指令周期：執(zhí)行一條指令所需的時(shí)間。一個(gè)指令周期由幾個(gè)總線周期組成。 2.1.1 8086的編程結(jié)構(gòu)17總線周期：見下圖8086CPU中，每個(gè)總線周期至少包括4個(gè)時(shí)鐘周期(T狀態(tài)）。T1：CPU向多路復(fù)用總線上送地址信息，指出被

9、訪問的外設(shè)或存儲(chǔ)器地址。T2：從總線上撤消地址，使總線低16位置成高阻，為傳輸數(shù)據(jù)作準(zhǔn)備。高4位A19A16傳送本周期狀態(tài)信息。T3：最高4位仍為狀態(tài)信息，總線低16位上出現(xiàn)讀/寫的數(shù)據(jù)信息。Tw：慢速外設(shè)或存儲(chǔ)器，不能及時(shí)提供數(shù)據(jù)時(shí)，CPU等待在T3 周期后插入等待周期（檢測(cè)READY信號(hào)線）。T4：總線周期結(jié)束。Ti：空閑狀態(tài)。 18總線周期總線周期總線周期(M或外設(shè)速度較慢時(shí)在T3后插入)等待周期T1 T2 T3 T4 T1 T2 T3 TW T4 Ti Ti T1 T2 T3 TW TW T48086總線周期序列空閑周期當(dāng)CPU和內(nèi)存或外設(shè)之間無數(shù)據(jù)傳送時(shí)進(jìn)入空閑周期。是CPU的BIU

10、不執(zhí)行任何一個(gè)總線周期而EU仍在工作。即BIU對(duì)EU的等待。191、最小模式和最大模式的概念為了盡可能適應(yīng)各種應(yīng)用場(chǎng)合，在設(shè)計(jì)8086 CPU 芯片時(shí)，存在兩種工作模式：最大模式和最小模式。最小模式用于單機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)全部由8086直接提供。最大模式用于多處理機(jī)系統(tǒng)，其中8086是主處理器，其他為協(xié)處理器，例如：8087浮點(diǎn)運(yùn)算協(xié)處理器，8089輸入/輸出協(xié)處理器。8086工作在最大模式還是最小模式由硬件連線決定，引腳MN/MX2.1.2 8086的引腳信號(hào)和工作模式202、8086引腳信號(hào)和功能說明引腳功能復(fù)用(雙重功能)：由于引腳數(shù)限制，部分引腳設(shè)計(jì)為功能復(fù)用。如: 243

11、1引腳可控三態(tài)電路：微處理器外部同時(shí)連接多個(gè)部件，為避免總線沖突和信號(hào)串?dāng)_，采用可控三態(tài)電路與總線相連，不工作器件所連的三態(tài)電路處于高阻狀態(tài)。 (引腳三態(tài)能力: 0態(tài), 1態(tài), 高阻態(tài))總線分時(shí)復(fù)用：由于引腳數(shù)限制，地址總線和數(shù)據(jù)總線使用了相同的引腳。如: AD0 AD152.1.2 8086的引腳信號(hào)和工作模式21引腳基本構(gòu)成：共40條引腳.（20條地址線，16條數(shù)據(jù)線，電源線、控制線等），采用雙列直插式封裝。 2、8086 CPU的引腳及其功能8086/8088的引腿信號(hào) 8088的引腿信號(hào)A15SS0IO/MA14A13A12A11A10 A9 A822見圖2-3和圖2-4 8086CP

12、U內(nèi)部功能框圖1、 AD15AD0： 16條地址/數(shù)據(jù)總線。 雙向、三態(tài)、復(fù)用 功能：分時(shí)用作存儲(chǔ)器或輸入輸出設(shè)備的地址和數(shù)據(jù)線。 總線周期的T1狀態(tài)：AD15AD0輸出地址，T2T3狀態(tài)用來傳送數(shù)據(jù)。2、 A19/S6 A16/S3：地址/狀態(tài)線。三態(tài)、輸出 功能：T1狀態(tài)：訪問存儲(chǔ)器時(shí)， A19A16 輸出訪問地址的高4位。使A19A0構(gòu)成20位實(shí)際地址；訪問I/O設(shè)備時(shí)， A19A16 輸出全部的低電平。由A15A0構(gòu)成訪問外設(shè)端口的16位地址。 T2T4 狀態(tài)：S3-S6輸出CPU的狀態(tài)信息。2、 8086 CPU的引腳及其功能8086/8088 CPU在最小模式中引腳定義23S6=0

13、：指示8086/8088當(dāng)前與總線相連。S5=1：當(dāng)前允許可屏蔽中斷請(qǐng)求；S5=0：當(dāng)前禁止可屏蔽中斷請(qǐng)求。S4 S3 CPU當(dāng)前正在使用的段寄存器 0 0 ES 0 1 SS 1 0 CS，或不需要使用段寄存器（I/O，INT） 1 1 DS 8086/8088 CPU在最小模式中引腳定義243、BHE/S7（總線高位使能/狀態(tài)線）三態(tài)、輸出功能：T1狀態(tài)：BHE低電平有效，指出數(shù)據(jù)總線上D15-D8高8位數(shù)據(jù)有效。AD0地址線指出數(shù)據(jù)總線上低8位數(shù)據(jù)有效。即BHE作為高8位數(shù)據(jù)的選通信號(hào) T2T4：輸出S7狀態(tài)。 S7未定義4、 MN/MX（最小/最大工作模式選擇信號(hào)） 輸入 工作在最大模

14、式，CPU的S2S0提供給總線控制器8288，由8288產(chǎn)生總線控制信號(hào)，以支持構(gòu)成多處理器系統(tǒng)。8086/8088 CPU在最小模式中引腳定義255、RD-讀選通信號(hào)線。三態(tài)、輸出功能：為0表示允許CPU存儲(chǔ)器或I/O端口的讀操作。T2，T3，TW一直有效，用M/IO信號(hào)區(qū)分存儲(chǔ)器還是IO端口6、WR-寫選通信號(hào)線。三態(tài)、輸出功能：為0表示允許CPU存儲(chǔ)器或I/O端口的寫操作。 T2，T3，TW一直有效， M/IO信號(hào)區(qū)分存儲(chǔ)器還是IO端口7、 M/IO（存儲(chǔ)器/IO控制信號(hào)）。三態(tài)、輸出功能：用來表示CPU正在訪問的是存儲(chǔ)器還是I/O設(shè)備。8、ALE（地址鎖存允許信號(hào)）。 輸出、高電平有效

15、功能：T1狀態(tài)有效時(shí)，表示數(shù)據(jù)/地址總線上傳送的是地址信息，可用它作為將地址信息鎖存到地址鎖存器8282/8283中8086/8088 CPU在最小模式中引腳定義269、DEN-數(shù)據(jù)允許信號(hào)。 三態(tài)、輸出功能：用作數(shù)據(jù)收發(fā)器（8286/8287）的使能信號(hào)(輸出允許)，最小模式下，通常使用8286/8287來增加數(shù)據(jù)的驅(qū)動(dòng)能力，使用DEN進(jìn)行選通10、DT/R-數(shù)據(jù)發(fā)送/接收控制信號(hào)。三態(tài)、輸出 功能：用來控制數(shù)據(jù)收發(fā)器8286/8287的數(shù)據(jù)傳送方向。為1時(shí)表示CPU進(jìn)行寫操作，為0時(shí)表示CPU進(jìn)行讀操作。DMA方式為高阻狀態(tài) 8086/8088 CPU在最小模式中引腳定義2711、READ

16、Y-準(zhǔn)備就緒信號(hào) 輸入、高電平有效功能：該信號(hào)存儲(chǔ)器或I/O設(shè)備發(fā)來的響應(yīng)信號(hào)，為有效時(shí)，表示存儲(chǔ)器或I/O設(shè)備與CPU的數(shù)據(jù)傳送已準(zhǔn)備好。CPU在T3狀態(tài)檢測(cè)此信號(hào)線，若引腳輸入低電平，CPU在T3狀態(tài)后插入 TW 狀態(tài)，延長總線周期，直到READY輸入高電平。12、RESET（系統(tǒng)復(fù)位信號(hào)） 輸入、高電平有效功能：RESET有效時(shí)停止CPU現(xiàn)行操作，進(jìn)行復(fù)位：初始化所有寄存器；CS=0FFFFH；IP=0 8086/8088 CPU在最小模式中引腳定義2813、INTR（可屏蔽中斷請(qǐng)求信號(hào)）輸入 電平觸發(fā) 高電平功能：當(dāng)外設(shè)接口向CPU發(fā)出中斷請(qǐng)求時(shí)，輸入INTA為高電平。CPU在每條指令

17、最后一個(gè)時(shí)鐘周期測(cè)試該引腳，若INTR=H且IF=1，CPU響應(yīng)中斷請(qǐng)求14、INTA（中斷響應(yīng)信號(hào)） 輸出 低電平有效 功能：CPU響應(yīng)外部可屏蔽中斷請(qǐng)求INTR后,發(fā)給外設(shè)的回答信號(hào)，CPU發(fā)出兩個(gè)INTA負(fù)脈沖，第一個(gè)通知外設(shè)以響應(yīng)中斷請(qǐng)求，第二個(gè)負(fù)脈沖后，外設(shè)接口向數(shù)據(jù)總線上放中斷類型號(hào)15、NMI-（非屏蔽中斷請(qǐng)求信號(hào)） 輸入 正跳變有效 注意：非屏蔽中斷不受IF的影響，不能用軟件屏蔽。當(dāng)該引腳出現(xiàn)正跳變，就能使CPU當(dāng)前指令結(jié)束時(shí)響應(yīng)中斷，轉(zhuǎn)入中斷服務(wù)程序入口地址的類型碼已確定N=2 。8086/8088 CPU在最小模式中引腳定義2916、TEST（測(cè)試信號(hào)） 輸入 低電平有效

18、CPU執(zhí)行WAIT指令期間，每隔5個(gè)時(shí)鐘周期對(duì)TEST進(jìn)行 測(cè)試，有效則結(jié)束等待，繼續(xù)執(zhí)行被暫停的指令17、HOLD（總線請(qǐng)求信號(hào)） 輸入 高電平有效 18、HLDA（總線保持響應(yīng)信號(hào)） 輸出 高電平有效 功能：在最小模式下,當(dāng)其它控制器要使用總線時(shí)，從 HOLD輸入請(qǐng)求信號(hào)，CPU收到該信號(hào)，如果同意，就 經(jīng)過HLDA引腳輸出有效信號(hào)，并使總線處于高阻狀 態(tài)，讓出總線使用權(quán)。申請(qǐng)使用總線的設(shè)備，就可以使 用總線了，在使用完總線后，撤消HOLD（使其為低電 平）信號(hào)， 在HOLD信號(hào)消失后，CPU終止HLDA信號(hào) （使其為低電平），同時(shí)收回總線使用權(quán)。8086/8088 CPU在最小模式中引腳

19、定義3019、CLK(時(shí)鐘信號(hào))。 輸入 功能：由8284時(shí)鐘發(fā)生器產(chǎn)生20 Vcc（電源線+5V）；GND（地線）輸入 8086/8088 CPU在最小模式中引腳定義313、8086/8088 CPU在最小模式典型配置8086 CPU構(gòu)成的最小模式系統(tǒng)的典型配置如圖2-4， 8086 CPU 的MN/MX端接+5V，需要時(shí)鐘發(fā)生器8284，3片8282/8283或74LS373，作為地址鎖存器，存儲(chǔ)器和外設(shè)較多時(shí)，需要8286/8287或74LS245作為數(shù)據(jù)總線收發(fā)器323、8086/8088 CPU在最小模式典型配置33STB地址鎖存器8282/8283 是三態(tài)緩沖的8位數(shù)據(jù)鎖存器，82

20、82的輸入輸出是同相的，8283的輸入輸出是反相的。用于地址和數(shù)據(jù)分時(shí)復(fù)用1234567891020191817161514131211DI0DI1DI2DI3DI4DI5DI6DI7OEGNDVCCDO0DO1DO2DO3DO4DO5DO6DO7STB8282QDOEDI0DO0STB有效時(shí)：跟隨 即 輸出DO7DO0等于輸入DI7DI0。STB無效時(shí)：鎖存即 輸出DO7DO0不變34AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15AD16AD17AD18AD19BHE8086DI0DI1DI2DI3DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6D

21、O7STB8282DI0DI1DO0DO1DI7DO7OESTBOESTB數(shù)據(jù)數(shù)據(jù)地址828282828282鎖存器和8086的連接OEALE35 8286雙向數(shù)據(jù)總線收發(fā)器特點(diǎn): 8位并行、 三態(tài)、雙向、輸入輸出同相 作用：緩沖及增加數(shù)據(jù)驅(qū)動(dòng)能力 8086CPU驅(qū)動(dòng)數(shù)據(jù)的負(fù)載能力有限,當(dāng)數(shù)據(jù)總線上連接的設(shè)備(M,I/O )較多時(shí),為了使系統(tǒng)能穩(wěn)定工作,應(yīng)提高數(shù)據(jù)總線電流驅(qū)動(dòng)能力和承受電容負(fù)載的能力.所以一般利用雙向數(shù)據(jù)總線收發(fā)器8286/ 8287(反相) / 74LS245來增加驅(qū)動(dòng)能力. 36A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7 8286GND123456

22、7891020191817161514131211VCC（5V）TOE0011T1010 傳送方向Ai-Bi（CPU到外部）Bi-Ai（外部到CPU ）高阻狀態(tài)高阻狀態(tài)OE：輸出允許信號(hào) =0 時(shí)允許數(shù)據(jù)通過8286 =1 禁止傳送,輸出呈高阻T：控制數(shù)據(jù)傳送方向 8286雙向數(shù)據(jù)總線收發(fā)器37AD0AD1AD2AD3AD4AD5AD6AD7A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7 TDENDT/R數(shù)據(jù)總線808682868286收發(fā)器和8086的連接A0A7OEB0B7T38時(shí)鐘發(fā)生器8284ACSYNCPCLKAEN1RDY1REDAYRDY2AEN2CLKGN

23、DVCCX1X2TANKEFIF/COSCRESRESET8284123456789181716151413121110*黃色為輸入信號(hào) 綠色為輸出信號(hào)/3SYNC/2SYNCDCKQCKDQXTALOSCILLAIORRESX1X2TANKF/CEFICSYNCRDY1AEN1AEN2RDY2READYPCLKOSCCLKRESET 在80868088CPU內(nèi)部沒有時(shí)鐘信號(hào)發(fā)生器，當(dāng)組成微機(jī)系統(tǒng)時(shí)，所需的時(shí)鐘信號(hào)需由外部時(shí)鐘發(fā)生器電路提供。8086 CPU 的內(nèi)部和外部時(shí)鐘信號(hào)，是由外部時(shí)鐘發(fā)生器8284產(chǎn)生。39時(shí)鐘發(fā)生器8284A1、8284引腳定義 AEN1、AEN2：地址允許信號(hào)，用

24、來控制相應(yīng)的總線準(zhǔn)備好信號(hào)RDY1、RDY2。 RDY1、RDY2 ：總線準(zhǔn)備好信號(hào)，由系統(tǒng)數(shù)據(jù)總線上的某個(gè)設(shè)備輸入。 READY ：準(zhǔn)備好信號(hào)，輸出X1、X2、 ：晶振連接端，輸入F/C ：頻率/晶振選擇端，輸入EFI ：外加頻率輸入端，輸入的頻率是CLK輸出的3倍CLK ：時(shí)鐘信號(hào)，輸出PCLK ：供外設(shè)用的時(shí)鐘，輸出OSC ：振蕩器輸出RES ：復(fù)位輸入信號(hào)RESET ：復(fù)位輸出信號(hào)40EFIF/CRDY1RES1RDY2RES2RESETREADYCLKX1 X28086/80882、8284A和8086/8088的連接RESETREADYCLK8284ARES+5V時(shí)鐘發(fā)生器8284

25、A413、8284時(shí)鐘信號(hào)發(fā)生器的功能 時(shí)鐘信號(hào)發(fā)生器：F/C接低電平，X1，X2端接晶振，晶振工作頻率為14.318MHz，并產(chǎn)生3組時(shí)鐘信號(hào)。 OSC：晶振輸出。它的頻率與晶振頻相同，可供外圍電路使用。 CLK：處理器時(shí)鐘信號(hào)。它由晶體振蕩器產(chǎn)生的14.318MHz脈沖，經(jīng)內(nèi)部三分頻電路分頻后輸出頻率為4.77MHz，占空比為33的時(shí)鐘信號(hào)CLK，供CPU或直接與CPU總線相連的設(shè)備所用的時(shí)鐘。 PCLK：為外設(shè)提供的TTL電平時(shí)鐘，將CLK時(shí)鐘在芯片內(nèi)經(jīng)二分頻后得到頻率為2.385MHz，占空比為50的PCIK信號(hào)，可作為外圍電路的時(shí)鐘。時(shí)鐘發(fā)生器8284A42OSC、CLK、PCLK的

26、時(shí)序關(guān)系圖oscCLKPCLK14.318MHz4.77MHz2.385MHz時(shí)鐘發(fā)生器8284A43復(fù)位生成電路 RES端接“電源好”信號(hào)，輸入8284后，經(jīng)整形并由時(shí)鐘的下降沿同步后，輸出RESET信號(hào)作為80868088的復(fù)位信號(hào)RESET ，使系統(tǒng)上電自動(dòng)復(fù)位。就緒控制電路 外界的就緒信號(hào)RDY輸入8284后，經(jīng)時(shí)鐘的下降沿同步后輸出READY信號(hào)作為80868088的就緒信號(hào)READY 時(shí)鐘發(fā)生器8284A44 最大工作模式特點(diǎn)：系統(tǒng)中有多個(gè)處理器，控制信號(hào)由總線控制器8288提供，MN/MX引腳接地 引腳定義S0S2(總線周期的狀態(tài)信號(hào))。 輸出 三態(tài) 功能：在最大模式下由CPU傳

27、送給總線控制器8288,8288譯碼后產(chǎn)生相應(yīng)的控制信號(hào)代替CPU輸出4、8086/8088 CPU在最大模式中引腳定義45LOCK（總線封鎖信號(hào)） 輸出 三態(tài) 低電平有效 功能：有效時(shí)，表示CPU封鎖其它處理器使用總線。例在多個(gè)處理器共用一個(gè)存儲(chǔ)器時(shí)，防止同時(shí)訪問。RQ/GT0、RQ/GT1總線請(qǐng)求輸入/請(qǐng)求允許輸出 雙向 功能：當(dāng)其它主控制器向CPU請(qǐng)求使用總線時(shí)，使用該引腳。可供兩個(gè)主模塊用來發(fā)出總線的請(qǐng)求信號(hào)和允許請(qǐng)求舉例： 某主控制器向CPU的RQ/GT引腳發(fā)一個(gè)T的負(fù)脈沖(請(qǐng)求脈沖) ， 表示請(qǐng)求使用局部總線。 CPU滿足一定條件，在后面一個(gè)時(shí)間由本引腳輸出一個(gè)T的負(fù)脈沖(允許脈沖

28、) ，表示接受請(qǐng)求，同時(shí)使總線處于高阻狀態(tài)。 當(dāng)提出使用總線的控制器使用完畢，再向RQ/GT發(fā)一個(gè)T的負(fù)脈沖(釋放脈沖) ，表示請(qǐng)求結(jié)束，CPU在下一個(gè)T可再使用總線，即收回總線使用權(quán)。4、 8086/8088 CPU在最大模式中引腳定義46 QS1 QS0 隊(duì)列狀態(tài) 0 0 隊(duì)列無操作 0 1 從隊(duì)列取指令的第一字節(jié) 1 0 隊(duì)列空 1 1 從隊(duì)列取指令的后續(xù)字節(jié)QS1,QS0（指令隊(duì)列狀態(tài)信號(hào)） 輸出 高電平有效功能：指示CPU中指令隊(duì)列當(dāng)前的狀態(tài),以便外部處理器對(duì)主CPU內(nèi)部指令隊(duì)列的工作進(jìn)行跟蹤.4、 8086/8088 CPU在最大模式中引腳定義474、 8086/8088 CPU在

29、最大模式中引腳定義 在最大模式系統(tǒng)中需要增加總線8288和總線裁決器8289，以完成8086 CPU為中心的多處理器系統(tǒng)的協(xié)調(diào)工作。此時(shí)CPU輸出的狀態(tài)信號(hào)S2S0同時(shí)送給8288和8289，8288輸出原CPU輸出的控制信號(hào)，8289裁決總線使用權(quán)賦予那個(gè)處理器，以實(shí)現(xiàn)多主控者對(duì)總線資源的共享。構(gòu)成的最大模式系統(tǒng)的典型配置如圖2-20，48最大模式下的典型配置49 總線控制器8288用來產(chǎn)生具有適當(dāng)定時(shí)的總線命令信號(hào)和總線控制信號(hào)。 8288的引腳及內(nèi)部結(jié)構(gòu)框圖IOBCLKS1DT/RALEAENMRDCAMWCMWTCVCC（+5V）S0S2MCE/PDENDENCENINTAIORCAI

30、OWC IOWC8288GND1234567891020191817161514131211狀態(tài)譯碼器控制電路控制信號(hào)發(fā)生器命令信號(hào)發(fā)生器S0S1S2CLKAENCENIOBMRDCMWTCAMWCIORCIOWCAIOWCINTADT/RDENMCE/PDENALE總線控制器828850總線控制器8288的連接51 總線控制器8288用來產(chǎn)生具有適當(dāng)定時(shí)的總線命令信號(hào)和總線控制信號(hào)。 8288的引腳及內(nèi)部結(jié)構(gòu)框圖IOBCLKS1DT/RALEAENMRDCAMWCMWTCVCC（+5V）S0S2MCE/PDENDENCENINTAIORCAIOWC IOWC8288GND1234567891

31、020191817161514131211狀態(tài)譯碼器控制電路控制信號(hào)發(fā)生器命令信號(hào)發(fā)生器S0S1S2CLKAENCENIOBMRDCMWTCAMWCIORCIOWCAIOWCINTADT/RDENMCE/PDENALE總線控制器8288522.1.3 8086的操作和時(shí)序8086CPU的主要操作包括以下幾個(gè)方面：復(fù)位和啟動(dòng)操作暫停操作總線操作中斷操作最小模式下的總線結(jié)構(gòu)最大模式下的總線請(qǐng)求/授權(quán) 531、系統(tǒng)的復(fù)位和啟動(dòng)操作(1)、復(fù)位的條件： 復(fù)位引腳RESET 4個(gè)時(shí)鐘高電平 初次加電，持續(xù)50s高電平(2)、復(fù)位后的狀態(tài)： CS置FFFFH，其它寄存器清0。 禁止中斷 由復(fù)位到啟動(dòng)RES

32、ET由高變低經(jīng)過7個(gè)時(shí)鐘，系統(tǒng)重新啟動(dòng)。(3)、復(fù)位時(shí)信號(hào)的變化：CLKRESET內(nèi)部RESET三態(tài)門輸出高阻狀態(tài)不作用狀態(tài)54CLKM/IOAD15AD0BHE/S7ALERDDT/RDENREADY地址輸出狀態(tài)輸出地址輸出數(shù)據(jù)輸入T1T2T3T4總線周期2、總線操作A19/S6A16/S3(1) 總線讀周期8086最小模式總線寫時(shí)序圖55CLKM/IOA19/S6A16/S3AD15AD0BHE/S7ALEWRDT/RDEN地址輸出狀態(tài)輸出地址輸出數(shù)據(jù)輸出T1T2T3T4總線周期8086最小模式總線寫時(shí)序圖2、總線操作(2) 總線寫周期562、總線操作(3) 總線空操作 當(dāng)CPU不執(zhí)行總線

33、周期時(shí)（指令隊(duì)列6字節(jié)以裝滿，EU未申請(qǐng)?jiān)L問存儲(chǔ)器），BIU不和總線打交道，進(jìn)入總線空閑周期。 空閑周期中，雖然CPU對(duì)總線進(jìn)行空操作，但CPU內(nèi)部操作仍然進(jìn)行。573、中斷操作和中斷系統(tǒng)8086的中斷分類中斷：當(dāng)CPU正常執(zhí)行程序時(shí)，由于內(nèi)外部設(shè)備請(qǐng)求的原因，打斷CPU正在運(yùn)行程序而轉(zhuǎn)向執(zhí)行一段預(yù)先安排好的中斷服務(wù)程序，執(zhí)行完，再返回原來被中止的程序繼續(xù)執(zhí)行。這一過程稱為中斷。8086CPU可處理256種不同的中斷，每個(gè)中斷對(duì)應(yīng)一個(gè)中斷類型號(hào)0-255588086的中斷分類： 內(nèi)部中斷 (軟件中斷)外部中斷來自CPU外部的中斷 (硬件中斷)CPU內(nèi)部指令I(lǐng)NT引起的中斷不可屏蔽中斷NMI可屏

34、蔽中斷 INTRRAM奇偶校驗(yàn)錯(cuò)I/O通道的擴(kuò)展板出現(xiàn)奇偶校驗(yàn)錯(cuò)8087有中斷請(qǐng)求外設(shè)提出請(qǐng)求,用戶可軟件屏蔽,CPU可不予響應(yīng).1、INT n2、運(yùn)算錯(cuò)誤3、debug除法錯(cuò)溢出單步中斷斷點(diǎn)中斷用戶不能用軟件來屏蔽3、中斷操作和中斷系統(tǒng)593、中斷操作和中斷系統(tǒng)603、中斷操作和中斷系統(tǒng) 中斷向量和中斷向量表內(nèi)存絕對(duì)地址00000003ffH區(qū)域?yàn)橹袛嘞蛄勘?，存?56個(gè)中斷向量。所謂中斷向量就是中斷服務(wù)程序的入口地址，每個(gè)中斷類型號(hào)對(duì)應(yīng)一個(gè)中斷向量。一個(gè)中斷向量占4個(gè)字節(jié)的存儲(chǔ)單元 613、中斷操作和中斷系統(tǒng)623、中斷操作和中斷系統(tǒng)硬件中斷8086為外部設(shè)備向CPU送入中斷請(qǐng)求信號(hào)提供了

35、兩條引腳NMI和INTR硬件中斷的響應(yīng)和時(shí)序可屏蔽中斷的響應(yīng)過程：當(dāng)CPU在INTR引腳接收到中斷請(qǐng)求信號(hào)，并且IF=1時(shí)，CPU就會(huì)在當(dāng)前指令執(zhí)行完后相應(yīng)外部中斷，往INTA引腳發(fā)兩個(gè)負(fù)脈沖，外設(shè)收到第二個(gè)INTA后立即往數(shù)據(jù)總線給CPU送中斷類型號(hào)。633、中斷操作和中斷系統(tǒng)CPU響應(yīng)外部中斷，并進(jìn)入中斷服務(wù)程序依次完成：從數(shù)據(jù)總線上讀取中斷類型碼，將其存入內(nèi)部暫存器。將標(biāo)志寄存器的值推入堆棧。把標(biāo)志寄存器的中斷允許標(biāo)志IF和跟蹤標(biāo)志TF清零。將斷點(diǎn)保護(hù)到堆棧中。找到中斷向量，轉(zhuǎn)入相應(yīng)的中斷處理子程序非屏蔽中斷和軟件(內(nèi)部)中斷的響應(yīng)過程與外部中斷類似，只是中斷類型碼是自動(dòng)生成的， CPU

36、在獲取了類型碼后的處理過程是一樣的64硬件中斷的響應(yīng)和時(shí)序658086的中斷響應(yīng)時(shí)序說明：8086中斷響應(yīng)要用兩個(gè)總線周期，第一個(gè)周期通知發(fā)中斷請(qǐng)求的設(shè)備，第二個(gè)周期，CPU接收外設(shè)接口發(fā)來的中斷類型號(hào)。地址/數(shù)據(jù)總線浮空，ALE在T1狀態(tài)輸出一個(gè)正脈沖兩個(gè)總線周期之間有三個(gè)空閑狀態(tài)非屏蔽中斷和 軟件中斷不按 照此時(shí)序來響 應(yīng)中斷66可屏蔽中斷時(shí)，CPU執(zhí)行的總線時(shí)序：第1步，執(zhí)行2個(gè)中斷響應(yīng)總線周期第2步，執(zhí)行1個(gè)總線寫周期（寫標(biāo)志寄存器）第3步，將標(biāo)志寄存器的中斷允許標(biāo)志IF和單步標(biāo)志TF置成0第4步，執(zhí)行1個(gè)總線寫周期（CS入棧）第5步，執(zhí)行1個(gè)總線寫周期（IP入棧）第6步，執(zhí)行1個(gè)總線

37、讀周期（讀中斷服務(wù)程序入口地址的偏移量到IP）第7步，執(zhí)行1個(gè)總線讀周期（讀中斷服務(wù)程序入口地址的段址到CS ）673、中斷操作和中斷系統(tǒng)中斷處理子程序保護(hù)中斷現(xiàn)場(chǎng)。設(shè)置中斷允許標(biāo)志IF來開放中斷中斷處理的具體內(nèi)容 恢復(fù)寄存器中斷返回指令 683、中斷操作和中斷系統(tǒng)軟件中斷中斷類型碼由指令提供。不執(zhí)行中斷響應(yīng)總線周期。不受中斷允許標(biāo)志IF的影響 執(zhí)行軟件中斷時(shí)，對(duì)外部硬件中斷請(qǐng)求的反映不同于硬件中斷軟件中斷沒有隨機(jī)性694、最小模式下的總線保持 系統(tǒng)中，CPU以外的其他主模塊要求獲得對(duì)總線的控制，需要向CPU發(fā)出總線請(qǐng)求信號(hào)HOLD。CPU得到請(qǐng)求后，同意發(fā)應(yīng)答信號(hào)HLDA。 在每個(gè)時(shí)鐘上升沿

38、，CPU檢測(cè)HOLD信號(hào)，有效，在總線周期T4或空閑狀態(tài)Ti后發(fā)出HLDA并讓出總線，直到HOLD無效，CPU收回總線控制權(quán)。705、最大模式下的總線請(qǐng)求/授權(quán)在最大模式下，8086也提供總線主模塊之間傳遞總線控制權(quán)，采用雙向信號(hào)引腳RQ/GT0和RQ/GT1 ，RQ/GT0和RQ/GT1有著完全相同的功能，但優(yōu)先級(jí)高。最大模式下的總線請(qǐng)求/授權(quán)/釋放時(shí)序：711、8086的存儲(chǔ)器編址00000HFFFFFH邏輯段3邏輯段4邏輯段2邏輯段1 8086系統(tǒng)有20根地址線，1MB的尋址空間，但系統(tǒng)中寄存器是16位，如何通過寄存器進(jìn)行尋址1MB的空間？采用分段的方法（1）將1MB存儲(chǔ)器分成若干邏輯段

39、,每段最大64KB。 （2）段與段之間可以是連續(xù)的，也可以是分開的或重疊的。1MB2.1.4 8086存儲(chǔ)器編址和I/O編址72邏輯地址和物理地址 邏輯地址：由段地址和偏移量地址構(gòu)成的存儲(chǔ)器的地址，段基址和偏移量都是16位的。程序設(shè)計(jì)時(shí)采用邏輯地址物理地址：存儲(chǔ)器的1MB地址空間的絕對(duì)地址，由16位的偏移量值和16位的段基址值合并而成的，物理地址是20位。 轉(zhuǎn)變：物理地址=段基址16偏移地址1、8086的存儲(chǔ)器編址73左移4位 BIU 中20位物理地址的產(chǎn)生由基址指針（BP）寄存器、基址（BX）寄存器、源變址（SI）寄存器、目標(biāo)變址（DI）寄存器和指令指針（IP）提供由8086的段寄存器之一提

40、供，它們是CS、DS、SS、ES。 74合成物理地址 段寄存器內(nèi)的數(shù)據(jù)值左移4位，空出的低位補(bǔ)上0，然后偏移量數(shù)值和移位后的段基址數(shù)值中低16位相加，其結(jié)果是20位物理地址。 例1：段基址數(shù)值為1234H，偏移量數(shù)值為0022H，求物理地址。 1.段基址數(shù)值的二進(jìn)制為： 123416 = 000100100011010022.左移4位空出的低位補(bǔ)零后：000100100011010000002 = 12340163.偏移量二進(jìn)制為：002216 = 000000000010001024.將移位后的段地址和偏移量相加：000100100011010000002+00000000001000102

41、= 000100100011011000102 = 1236216每次存儲(chǔ)器訪問之始，8086內(nèi)部自動(dòng)完成地址計(jì)算。12340 H+ 0022 H 物理地址： 12362 H75例1.(00100H)=1234H34H12H00104H00103H例2.(00103H)=5678H78H56H00101H00100H8086CPU從偶地址開始讀/寫一個(gè)字,只需訪問一次存儲(chǔ)器.8086CPU從奇地址開始讀/寫一個(gè)字,需占2個(gè)總線周期,第一次取奇地址上數(shù)據(jù),偶地址8位被忽略,第二次取偶地址上數(shù)據(jù),奇地址8位被忽略.為了加快程序運(yùn)行速度,編程時(shí)注意從M的偶地址開始存放數(shù)據(jù).762、8086的I/O編

42、址 8086系統(tǒng)和外部設(shè)備之間都是通過I/O芯片來聯(lián)系的，每個(gè)芯片都有若干個(gè)I/O端口，對(duì)應(yīng)芯片內(nèi)部的寄存器。 8086允許有65535(64K)個(gè)8位的I/O端口 對(duì)I/O端口，可用兩種方式進(jìn)行編址： 和存儲(chǔ)器統(tǒng)一編址：把I/O端口和存儲(chǔ)單元一樣對(duì)待，統(tǒng)一編址，訪問存儲(chǔ)器的所有指令均可用來訪問I/O端口。實(shí)際上是把I/O地址映射到存儲(chǔ)空間作為存儲(chǔ)空間的一小部分。2.1.4 8086存儲(chǔ)器編址和I/O編址77 優(yōu)點(diǎn)：1、省去單獨(dú)的I/O指令和控制線。2、用于存儲(chǔ)器的所有指令均可用于I/O接口操作，因此使I/O接口功能較強(qiáng)，使用靈活。 缺點(diǎn)：1、占用了存儲(chǔ)器的一部分地址空間，縮小了存儲(chǔ)器的地址范

43、圍。2、對(duì)I/O接口訪問需要全字長地址譯碼，指令執(zhí)行速度較慢。782、8086的I/O編址 I/O獨(dú)立編址：CPU設(shè)立單獨(dú)的輸入輸出指令和控制線，從而與存儲(chǔ)器指令區(qū)分開，將I/O接口地址區(qū)與存儲(chǔ)器地址區(qū)分別各自單獨(dú)編碼，用專門的IN和OUT指令。2.1.4 8086存儲(chǔ)器編址和I/O編址79 優(yōu)點(diǎn)：1、不占用存儲(chǔ)器的地址。 2、地址線少，譯碼電路簡(jiǎn)單。3、執(zhí)行時(shí)間快。 缺點(diǎn)：1、指令少，編程不靈活。2、要設(shè)置專門的控制線和操作碼進(jìn)行I/O訪問。3、I/O端口數(shù)量受限制。802.680 x86微處理器及其發(fā)展 80286微處理器為16位微處理器。對(duì)外具有68根引腳，為4列直插式封裝，時(shí)鐘頻率8M

44、Hz10MHz。2.6.180286微處理器 主要性能80286CPU與8086相比，主要具有如下幾個(gè)特點(diǎn): 80286 CPU有24位地址線、16位數(shù)據(jù)線，且地址與數(shù)據(jù)線不再復(fù)用。 對(duì)8086向上兼容。具有8086/8088 CPU的全部功能。 首次具備虛擬存儲(chǔ)器管理功能。8180286微處理器 80286 CPU的內(nèi)部執(zhí)行部件包括：執(zhí)行單元EU、地址單元AU 、指令單元IU （Istruction Unit）和總線接口單元BIU。2.6.1內(nèi)部結(jié)構(gòu)24位物理地址16位偏移量或數(shù)據(jù)24位地址總線16位數(shù)據(jù)總線存儲(chǔ)器操作請(qǐng)求指令單元IU總線接口單元BIU執(zhí)行單元EU通用寄存器組ALU標(biāo)志寄存器

45、控制電路指令譯碼器譯碼的指令隊(duì)列物理地址發(fā)生器段寄存器段描述符Cache總線接口電路預(yù)取器指令預(yù)取隊(duì)列地址單元AU8280286微處理器2.6.1內(nèi)部結(jié)構(gòu)（續(xù)）80286有實(shí)地址和受保護(hù)的虛地址兩種工作方式。 在實(shí)地址方式中，80286和8086的工作方式完全一樣，使用24位地址中的低20位A19A0，尋址能力為1MB。其物理地址與邏輯地址的含義也與8086一樣。 在保護(hù)方式下，80286可產(chǎn)生24位物理地址，直接尋址能力為16MB，80286將尋址空間分成若干段，每段最大64KB，物理地址由段地址和偏移地址兩部分組成，段地址是24位而不是實(shí)地址方式下的16位。80286的段寄存器是16位的，

46、不再存放段地址而存放一個(gè)指針稱為段選擇子，段選擇子和偏移地址構(gòu)成邏輯地址。描述符表存放在內(nèi)存，段選擇子（實(shí)際使用14位）指向每個(gè)描述符的起始位置，每個(gè)描述符由6個(gè)字節(jié)組成，其中3個(gè)字節(jié)為段地址（24位），再與偏移地址相加，就得到24位物理地址。83具體體現(xiàn)在以下幾個(gè)方面 ：擁有32位數(shù)據(jù)線和32位地址線，地址寄存器也發(fā)展為32位，可尋址的地址范圍達(dá)到4GB (232)，但段寄存器仍為16位（存放段選擇子，指向每個(gè)描述符的起始位置）；80386有實(shí)地址、保護(hù)虛地址和虛擬8086三種工作方式； 引入了存儲(chǔ)管理單元MMU，MMU由分段部件和分頁機(jī)構(gòu)組成。使采用80386的操作系統(tǒng)能方便地實(shí)現(xiàn)虛擬存儲(chǔ)

47、器管理； 加了新指令（主要是保護(hù)方式的指令）。2.3.12.6.2主要性能 80386微處理器 1985年，Intel公司推出了與8086/80286相兼容的高性能32位微處理器80386，標(biāo)志著微處理器從16位邁入了32位時(shí)代。842.6.280386微處理器內(nèi)部結(jié)構(gòu)由總線接口部件BIU、指令預(yù)取部件IPU、指令譯碼部件IDU、存儲(chǔ)器管理部件MMU（SU，PU）、指令執(zhí)行EU與控制部件組成。指令預(yù)取部件IPU分段部件SU邏輯地址 線性地址指令譯碼部件IDU指令執(zhí)行部件 EU總線接口部件BIU分頁部件PU線性地址 物理地址85總線接口部件（BIU）:是CPU與外界聯(lián)系的高速接口，產(chǎn)生和接受訪問

48、存儲(chǔ)器和I/O端口所需的地址數(shù)據(jù)及命令信號(hào)等。指令預(yù)取部件（IPU）:它負(fù)責(zé)將存放在存儲(chǔ)器的指令經(jīng)BIU取到16字節(jié)長的預(yù)取隊(duì)列中，并送入指令譯碼器。 指令譯碼部件（IDU）：從IPU取指令進(jìn)行譯碼分析，然后將其放入IDU的譯碼隊(duì)列中，供EU使用。 執(zhí)行部件（EU）:包含ALU，8個(gè)32位的通用寄存器，一個(gè)64位的多位移位加法器，執(zhí)行數(shù)據(jù)處理和運(yùn)算操作等。80386微處理器2.6.2內(nèi)部結(jié)構(gòu)（續(xù)）分段部件（SU）：將指令中的邏輯地址轉(zhuǎn)換成線性地址。 分頁部件（PU）：將線性地址轉(zhuǎn)換成物理地址。不使用分頁功能時(shí)，線性地址就是物理地址。 8680486微處理器在內(nèi)部結(jié)構(gòu)上，對(duì)80386微處理器進(jìn)行

49、了一些改進(jìn),主要包括 :將80386處理器的指令譯碼和執(zhí)行部件擴(kuò)展成五級(jí)流水線，進(jìn)一步增強(qiáng)了其并行處理能力；同時(shí)還增加一個(gè)8KB高速緩存cache；在80486微處理器中，首次將浮點(diǎn)處理部件80 x87 FPU集成到微處理器內(nèi)，從功能上形成了Intel-32微處理器結(jié)構(gòu)。 ；總線接口部件更加復(fù)雜，增加了一些新的引腳。 2.6.3主要性能 80486是Intel公司1989推出的新型32位微處理器。內(nèi)部數(shù)據(jù)總線為64位，外部數(shù)據(jù)總線為32位，地址總線為32位。其三種工作方式及邏輯地址、線性地址、物理地址等與80386完全相同。8780486微處理器2.6.3內(nèi)部結(jié)構(gòu)并行移位寄存器寄存器組ALU描述寄存器段管理單元范圍仲裁用PLA高速緩存管理單元8KB緩存地址驅(qū)動(dòng)器數(shù)據(jù)總線驅(qū)動(dòng)器總線控制器TLB頁面單元A31A2 BE0BE3D