化學(xué)氣相淀積全解課件

1、天津工業(yè)大學(xué) 集成電路工藝原理Chap.6 化學(xué)氣相淀積（CVD）CVD的基本概念、特點(diǎn)及應(yīng)用1CVD的基本模型及控制因素23CVD多晶硅和氮化硅的方法45CVD SiO2的特性和方法CVD系統(tǒng)的構(gòu)成和分類天津工業(yè)大學(xué) 集成電路工藝原理CVD的基本概念化學(xué)氣相淀積（Chemical Vapor Deposition）： 把含有構(gòu)成薄膜元素的氣態(tài)反應(yīng)劑或者液態(tài)反應(yīng)劑的蒸氣，以合理的流速引入反應(yīng)室，并以某種方式激活后在襯底表面發(fā)生化學(xué)反應(yīng)并在淀積成膜的一種方法。天津工業(yè)大學(xué) 集成電路工藝原理CVD氧化膜與熱生長(zhǎng)氧化膜天津工業(yè)大學(xué) 集成電路工藝原理CVD的工藝特點(diǎn)CVD成膜溫度遠(yuǎn)低于襯底的熔點(diǎn)或軟點(diǎn)

2、，減輕了對(duì)襯底的熱形變，減少了沾污，抑制了缺陷的生成，減輕了雜質(zhì)的再分布，適合于制造淺結(jié)分離器件及VLSI電路，而且設(shè)備簡(jiǎn)單，重復(fù)性好；薄膜的成分精確可控，配比范圍大；淀積速率一般高于PVD，厚度范圍廣，由幾百埃到數(shù)毫米，且能大量生產(chǎn)；淀積薄膜結(jié)構(gòu)完整，致密，與襯底粘附性好，且臺(tái)階覆蓋性能較好；薄膜純度較差，一般用于制備介質(zhì)膜。天津工業(yè)大學(xué) 集成電路工藝原理CVD薄膜的應(yīng)用淺槽隔離（STI，USG）側(cè)墻掩蔽（Sidewall, USG）前金屬化介質(zhì)層（PMD，PSG、BPSG）金屬間介質(zhì)層（IMD，USG、FSG）鈍化保護(hù)層（PD，Oxide/Nitride）抗反射涂層（ARC，SiON）天津

3、工業(yè)大學(xué) 集成電路工藝原理天津工業(yè)大學(xué) 集成電路工藝原理淺槽隔離（STI）天津工業(yè)大學(xué) 集成電路工藝原理側(cè)墻掩蔽天津工業(yè)大學(xué) 集成電路工藝原理6.1 CVD模型天津工業(yè)大學(xué) 集成電路工藝原理天津工業(yè)大學(xué) 集成電路工藝原理CVD的基本過(guò)程反應(yīng)劑在主氣流中的輸送；反應(yīng)劑從主氣流中擴(kuò)散通過(guò)邊界層到達(dá)襯底表面；反應(yīng)劑在表面被吸附；吸附的反應(yīng)劑在表面發(fā)生反應(yīng)，淀積成膜；反應(yīng)的副產(chǎn)物和未反應(yīng)劑離開(kāi)襯底表面，排除。天津工業(yè)大學(xué) 集成電路工藝原理能用于CVD的化學(xué)反應(yīng)必須滿足的條件淀積溫度下，反應(yīng)劑必須具備足夠高的蒸氣壓；除淀積物外，反應(yīng)的其他產(chǎn)物必須是揮發(fā)性的；淀積物本身必須具有足夠低的蒸氣壓；化學(xué)反應(yīng)速率

4、必須足夠快以縮短淀積時(shí)間；淀積溫度必須足夠低以避免對(duì)先前工藝產(chǎn)生影響；化學(xué)反應(yīng)應(yīng)該發(fā)生在被加熱的襯底表面，如果在氣相發(fā)生化學(xué)反應(yīng)，將導(dǎo)致過(guò)早核化，降低薄膜的附著性和密度，增加缺陷。天津工業(yè)大學(xué) 集成電路工藝原理邊界層理論黏滯性流動(dòng)：當(dāng)氣壓較高時(shí)（平均自由程遠(yuǎn)小于反應(yīng)室尺寸），氣體與固體間的摩擦力使緊貼固體表面的氣流速度降為零，如果沿氣流方向沒(méi)有速度梯度，而沿垂直氣流方向的流速為拋物線型變化，則稱為泊松流。邊界層（附面層、滯流層）概念：當(dāng)氣體流過(guò)硅片表面時(shí)，存在著一個(gè)速度受到擾動(dòng)并按拋物線型變化，同時(shí)還存在反應(yīng)劑濃度梯度的薄層被稱為邊界層，也稱為附面層、滯流層。天津工業(yè)大學(xué) 集成電路工藝原理邊界

5、層厚度：雷諾數(shù)： Re= UL / 雷諾數(shù)表示流體運(yùn)動(dòng)中慣性效應(yīng)與粘滯效應(yīng)的比值，Re較低時(shí)，氣流為平流型，Re較大時(shí)，氣流為湍流型天津工業(yè)大學(xué) 集成電路工藝原理 Grove模型F1=hg(Cg-Cs)F2=ksCsCs=Cg/(1+ks/hg)Ks hg時(shí)，表面反應(yīng)控制： G= (Cg ks ) /N1hg Ks時(shí)，質(zhì)量輸運(yùn)控制： G= (Cg hg ) /N1天津工業(yè)大學(xué) 集成電路工藝原理決定ks的主要因素：溫度 ksk0exp(-EA/kT)決定hg的主要因素：氣體流速，氣體成分，系統(tǒng)壓力 hg=Dg/s； 所以為了保證統(tǒng)一的淀積速率，就必須：對(duì)于表面反應(yīng)控制，保持處處恒定的溫度對(duì)于質(zhì)量

6、輸運(yùn)控制，保持處處恒定的反應(yīng)劑濃度天津工業(yè)大學(xué) 集成電路工藝原理淀積速率與溫度的關(guān)系天津工業(yè)大學(xué) 集成電路工藝原理6.2 化學(xué)氣相淀積系統(tǒng)CVD系統(tǒng)通常包括：氣態(tài)源或液態(tài)源氣體輸入管道氣體流量控制反應(yīng)室基座加熱及控制系統(tǒng)（其他激活方式）溫度控制及測(cè)量系統(tǒng)減壓系統(tǒng)（可選）天津工業(yè)大學(xué) 集成電路工藝原理CVD的氣體源 氣態(tài)源（SiH4） 許多氣體有毒、易燃、腐蝕性強(qiáng)。 液態(tài)源（TEOS，Tetra-Ethyl-Oxy-Silane） 液體氣壓低，危險(xiǎn)性小，運(yùn)輸方便，淀積的薄膜特性好。冒泡法（溫度）加熱液態(tài)源液態(tài)源直接注入法天津工業(yè)大學(xué) 集成電路工藝原理冒泡法液態(tài)源天津工業(yè)大學(xué) 集成電路工藝原理CV

7、D中常采用的源天津工業(yè)大學(xué) 集成電路工藝原理CVD反應(yīng)室熱源CVD反應(yīng)室熱源：熱壁式：Tw=Ts，氣流穩(wěn)定，結(jié)構(gòu)簡(jiǎn)單，側(cè)壁淀積嚴(yán)重；冷壁式： TwTs，側(cè)壁淀積少，降低了顆粒剝離的污染，減少了反應(yīng)劑的損耗加熱方式：電阻直接加熱（熱壁式和冷壁式）電感加熱或高能輻射燈加熱（多為冷壁式）天津工業(yè)大學(xué) 集成電路工藝原理常用的幾種CVD系統(tǒng) APCVD系統(tǒng)（Atmospheric Pressure CVD）操作簡(jiǎn)單；較高的淀積速率；適于介質(zhì)薄膜淀積；易發(fā)生氣相反應(yīng)，產(chǎn)生顆粒污染；臺(tái)階覆蓋性和均勻性較差；一般是質(zhì)量輸運(yùn)控制，需精確控制各處的反應(yīng)劑濃度均勻；水平式反應(yīng)系統(tǒng)；連續(xù)式淀積系統(tǒng)。天津工業(yè)大學(xué) 集成

8、電路工藝原理 LPCVD系統(tǒng)（Low Pressure CVD）污染?。痪鶆蛐院团_(tái)階覆蓋性較好；一般是表面反應(yīng)控制，精確控制溫度比較容易；氣缺現(xiàn)象；較低的淀積速率；較高的淀積溫度；立式淀積系統(tǒng)；管式淀積系統(tǒng)。逐漸提高溫度；采用分布式的氣體入口；增加反應(yīng)室中的氣流速度天津工業(yè)大學(xué) 集成電路工藝原理 PECVD系統(tǒng)（Plasma Enhanced CVD）相對(duì)最低的淀積溫度，最高的淀積速率；淀積的薄膜具有良好的附著性、低針孔密度、良好的階梯覆蓋、良好的電學(xué)特性、可以與精細(xì)圖形轉(zhuǎn)移工藝兼容；設(shè)備較復(fù)雜，影響因素多：溫度、氣流速度、壓力、射頻功率等；可能的污染較多；冷壁平行板；熱壁平行板。天津工業(yè)大學(xué)

9、 集成電路工藝原理天津工業(yè)大學(xué) 集成電路工藝原理6.3 CVD多晶硅的特性和淀積方法多晶硅的性質(zhì) 多晶硅=單晶硅顆粒（100nm數(shù)量級(jí)）+晶粒間界 相同摻雜濃度下，晶粒尺寸大的薄膜有較低的電阻率多晶硅的作用 MOS結(jié)構(gòu)中的多晶硅柵；局部互連材料；多晶硅發(fā)射極化學(xué)氣相淀積多晶硅 熱壁式LPCVD： SiH4(吸附) Si(固)+2H2(氣)580650分解天津工業(yè)大學(xué) 集成電路工藝原理淀積條件對(duì)多晶硅結(jié)構(gòu)及淀積速率的影響 淀積溫度、壓力、摻雜類型、熱處理天津工業(yè)大學(xué) 集成電路工藝原理6.4 CVD二氧化硅的特性和淀積方法低溫CVD SiO2 （300450） 1）硅烷為源的低溫CVD SiO2

10、SiH4（氣）+O2（氣） SiO2（固） +2H2（氣） （APCVD） SiH4（氣）+2N2O（氣） SiO2（固） +2H2（氣）+2N2（氣） （PECVD） 2）TEOS為源的低溫PECVD SiO2 Si(OC2H5)4 +O2 SiO2+副產(chǎn)物 （PECVD）中溫 LPCVD SiO2 （650750） Si(OC2H5)4 SiO2+ 4C2H4+ 2H2O （LPCVD）天津工業(yè)大學(xué) 集成電路工藝原理TEOS與臭氧混合源的SiO2淀積 （最好的臺(tái)階覆蓋能力）CVD SiO2薄膜的臺(tái)階覆蓋： 入射（到達(dá)角）；表面遷移（淀積系統(tǒng)） ；再發(fā)射（氣體性質(zhì)）天津工業(yè)大學(xué) 集成電路工藝

11、原理 TEOS SiH4天津工業(yè)大學(xué) 集成電路工藝原理硅烷（SiH4）具有完全的對(duì)稱結(jié)構(gòu)，不易在襯底表面發(fā)生物理吸附，只能分解之后在襯底表面發(fā)生化學(xué)吸附，而化學(xué)吸附的作用力大，使之表面遷移能力和再發(fā)射能力很低，所以臺(tái)階覆蓋性能較差；四乙氧基硅烷（TEOS）的結(jié)構(gòu)不完全對(duì)稱，容易在襯底表面通過(guò)氫鍵發(fā)生物理吸附，而物理吸附的作用力相對(duì)較小，因而表面遷移能力和再發(fā)射能力較強(qiáng)，因而臺(tái)階覆蓋性能好。天津工業(yè)大學(xué) 集成電路工藝原理CVD SiO2的摻雜（磷硅玻璃，硼硅玻璃） SiO2的摻雜可以在制備過(guò)程中加入摻雜劑實(shí)現(xiàn)原位摻雜。 PSG在高溫下可以流動(dòng)，從而可以形成更平坦的表面，階梯覆蓋也有所改善，常用于

12、平坦化工藝作為PMD。天津工業(yè)大學(xué) 集成電路工藝原理天津工業(yè)大學(xué) 集成電路工藝原理淀積-回刻-淀積制備平坦IMD表面共形覆蓋天津工業(yè)大學(xué) 集成電路工藝原理天津工業(yè)大學(xué) 集成電路工藝原理6.5 CVD氮化硅的特性和淀積方法Si3N4的特性及其在IC中的作用:最終鈍化層和機(jī)械保護(hù)層選擇性氧化的掩蔽膜（LOCOS工藝）O-N-O疊層介質(zhì)絕緣材料MOSFET柵極的側(cè)墻溝槽隔離的CMP終止層Si3N4的淀積方法: LPCVD：3SiCl2H2(氣)+4NH3(氣) Si3N4(固)6HCl(氣)6H2(氣) PECVD：SiH4(氣)+NH3(或N2)(氣) SixNyHz(固)+H2(氣)天津工業(yè)大學(xué) 集成電路工藝原理6.6 金屬的化學(xué)氣相淀積難熔金屬（W,Ti,Mo）及其化合物電阻率高，主要用于接觸孔填充材料和局部互連材料天津工業(yè)大學(xué) 集成電路工藝原理為什么要用鎢塞(plug)？天津工業(yè)大學(xué) 集成電路工藝原理CVD淀積鎢鎢源一般采用WF6，有兩種還原方法：WF6(氣)+3H2(氣) W(固)+6HF(氣)2 WF6(氣)+3SiH4(氣) 2W(固)+3SiF4(氣)+6H2(氣) 淀積過(guò)程：表面原位預(yù)清潔處理；淀積接觸層（濺射或CVD淀積Ti膜）淀積附著/阻擋層（濺射或CVD淀積TiN膜）WF6與SiH4反應(yīng)淀積一薄層成核層WF6與H2反應(yīng)淀積體相鎢回