第3章-存儲(chǔ)系統(tǒng)(2)課件

1、第三章 存儲(chǔ)系統(tǒng)(2)1第三章 存儲(chǔ)系統(tǒng)(2)4. DRAM的刷新動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新。在讀出過程中恢復(fù)了存儲(chǔ)單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過程就是再生過程。刷新過程：通常，在再生過程中只改變行選擇線地址，每次再生一行。依次對(duì)存儲(chǔ)器的每一行進(jìn)行讀出，就可完成對(duì)整個(gè)DRAM的刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。一般為2ms，4ms或8ms。2第三章 存儲(chǔ)系統(tǒng)(2)常用的刷新方式有三種：集中式、分散式、異步式(1)、集中式刷新方式集中式刷新方式的時(shí)間分配如圖 (a)所示。3第三章 存儲(chǔ)系統(tǒng)(2

2、)在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀寫周期或維持周期(在維持周期內(nèi)，不進(jìn)行讀寫，存儲(chǔ)單元保持原有存儲(chǔ)內(nèi)容)，等到需要進(jìn)行刷新操作時(shí)，便暫停讀寫周期或維持周期，而逐行進(jìn)行刷新。例如：對(duì)128128矩陣存儲(chǔ)器進(jìn)行刷新時(shí)，刷新的時(shí)間相當(dāng)于128個(gè)讀周期。在這種情況下，假如讀寫周期為0.5s，刷新周期為2ms，那么總共有4000個(gè)周期。其中3872個(gè)周期(共1936s)用來讀寫或維持信息；當(dāng)?shù)?781個(gè)周期結(jié)束，便開始進(jìn)行64s的刷新操作。由于在這64s時(shí)間內(nèi)不能進(jìn)行讀寫操作，故稱其為死時(shí)間。采用這種方式的整個(gè)存儲(chǔ)器的平均讀寫周期，與單個(gè)存儲(chǔ)器片的讀寫工作所需的周期相差不多，所以這種刷新方式較適用

3、于高速存儲(chǔ)器。4第三章 存儲(chǔ)系統(tǒng)(2)(2)、分散式刷新方式分散式刷新方式的時(shí)間分配如圖 (b)所示。5第三章 存儲(chǔ)系統(tǒng)(2)其中：把一個(gè)存儲(chǔ)系統(tǒng)周期tC分為兩半：周期前半段時(shí)間tM：用來讀寫操作或維持信息周期后半段時(shí)間tR：作為刷新操作時(shí)間。還如上例：每經(jīng)過128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。假如存儲(chǔ)器片的讀寫周期為0.5s，則存儲(chǔ)器系統(tǒng)周期為1s。由此可見，整個(gè)系統(tǒng)的速度降低了。在這種情況下，只需128s就可將全部存儲(chǔ)單元刷新一遍，這比允許的間隔2ms要短得多。且，在分散式刷新方式下，不存在有停止讀寫操作的死時(shí)間。6第三章 存儲(chǔ)系統(tǒng)(2)(3)、異步式刷新方式異步式刷新方式的時(shí)

4、間分配如圖 (c)所示。7第三章 存儲(chǔ)系統(tǒng)(2)異步式刷新方式是前兩種方式的結(jié)合例如2ms內(nèi)分散地把128行刷新一遍：2000s12815.5s，即每隔15.5s刷新一行。標(biāo)準(zhǔn)的刷新操作通常有兩種：只用NOT(RAS)信號(hào)的刷新：在這種刷新操作中，基本上只用NOT(RAS)信號(hào)來控制刷新，NOT(CAS)信號(hào)不動(dòng)作。這種方法消耗的電流小，但是需要外部刷新地址計(jì)數(shù)器。8第三章 存儲(chǔ)系統(tǒng)(2) NOT(CAS)在NOT(RAS)之前的刷新：如圖所示。在這種刷新操作中利用NOT(CAS)信號(hào)比NOT(RAS)信號(hào)提前動(dòng)作來實(shí)現(xiàn)刷新。這是因?yàn)樵贒RAM器件內(nèi)部具有刷新地址計(jì)數(shù)器，每一個(gè)刷新周期自動(dòng)將這

5、個(gè)地址計(jì)數(shù)器加1，故不需要外加的刷新地址計(jì)數(shù)器。目前256K位以上的DRAM片子通常都具有這種刷新功能。9第三章 存儲(chǔ)系統(tǒng)(2)例 說明1M1位DRAM片子的刷新方法，刷新周期定為8ms。解：如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0A8，因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期的刷新。按照這個(gè)周期數(shù)，51220481 048 567，即對(duì)1M位的存儲(chǔ)元全部進(jìn)行刷新。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式?；虬?ms51215.5s刷新一次的異步刷新方式。10第三章 存儲(chǔ)系統(tǒng)(2)5存儲(chǔ)器控制電路DRAM存儲(chǔ)器的刷新需要有硬件電路的支持。包

6、括：刷新計(jì)數(shù)器、刷新訪存裁決、刷新控制邏輯等。這些控制線路可以集中在一個(gè)半導(dǎo)體芯片上，形成DRAM控制器。是CPU和DRAM片子之間的接口電路，即：將CPU的信號(hào)變換成適合DRAM片子的信號(hào)。借助DRAM控制器，可把DRAM看做像SRAM一樣使用，為系統(tǒng)設(shè)計(jì)帶來很大方便。11第三章 存儲(chǔ)系統(tǒng)(2)下圖為DRAM控制器的邏輯結(jié)構(gòu)框圖：12第三章 存儲(chǔ)系統(tǒng)(2)13第三章 存儲(chǔ)系統(tǒng)(2)DRAM控制器由如下部分組成：(1)地址多路開關(guān)：由多路開關(guān)進(jìn)行選擇，向DRAM片子分時(shí)送出行地址和列地址，且在刷新時(shí)提供刷新地址。(2)刷新定時(shí)器：例如：1M位DRAM片子，要求8ms內(nèi)刷新512次，即提供512

7、個(gè)刷新地址。定時(shí)電路用來提供刷新請(qǐng)求。(3)刷新地址計(jì)數(shù)器：只用NOT(RAS)信號(hào)的刷新操作，需要提供刷新地址計(jì)數(shù)器。對(duì)于1M位的DRAM片子，需要512個(gè)地址，故要求刷新地址計(jì)數(shù)器9位（29）。目前256K位以上的DRAM片子多數(shù)在內(nèi)部具有刷新地址計(jì)數(shù)器，可采用NOT(CAS)在NOT(RAS)之前的刷新方式。此時(shí)DRAM控制器中的刷新地址計(jì)數(shù)器就無必要。GO14第三章 存儲(chǔ)系統(tǒng)(2)(4)仲裁電路：由仲裁電路對(duì)：來自CPU的訪問存儲(chǔ)器的請(qǐng)求來自刷新定時(shí)器的刷新請(qǐng)求的優(yōu)先權(quán)進(jìn)行裁定。(5)定時(shí)發(fā)生器：提供：行地址選通信號(hào)NOT(RAS)列地址選通信號(hào)NOT(CAS)寫信號(hào)NOT(WE)滿足

8、存儲(chǔ)器進(jìn)行訪問和對(duì)DRAM片子進(jìn)行刷新的要求。GO15第三章 存儲(chǔ)系統(tǒng)(2)323 主存儲(chǔ)器組成實(shí)例以DRAM控制器W4006AF為例，說明80386中主存儲(chǔ)器的構(gòu)成方法。下圖示出了80386主存儲(chǔ)器的邏輯結(jié)構(gòu)圖。(1)W4006AF的外特性W4006AF控制器具有如下功能：可以控制兩個(gè)存儲(chǔ)體交叉訪問(交叉訪問在第34節(jié)討論)；可以對(duì)256KB16MB的DRAM片子進(jìn)行訪問；最多可控制128個(gè)DRAM片子；采用NOT(CAS)在NOT(RAS)之前的刷新方式。GO16第三章 存儲(chǔ)系統(tǒng)(2)W4006AF通過和CPU的信號(hào)直接連接，可在內(nèi)部自動(dòng)產(chǎn)生控制DRAM片子的定時(shí)信號(hào)。刷新的定時(shí)信號(hào)是由W

9、4006AF內(nèi)部的計(jì)數(shù)器產(chǎn)生的，按一定的周期來進(jìn)行刷新(每16s進(jìn)行一次刷新操作)。片子內(nèi)部還要對(duì)CPU的訪問和DRAM的刷新進(jìn)行仲裁。17第三章 存儲(chǔ)系統(tǒng)(2)下面對(duì)W4006AF引腳的有關(guān)信號(hào)功能進(jìn)行說明:A2A31：CPU發(fā)出的地址線信號(hào)，A0，A1與字節(jié)使能信號(hào)BE0BE3配合，可產(chǎn)生32位地址線。C22C31：W4006AF的地址指定信號(hào)，將其與W4006AF內(nèi)部的A2A31相比較，如果一致則進(jìn)入工作狀態(tài)。M16，M4：指定被控制的DRAM片子的地址大小。當(dāng)M16M400，01，10，11時(shí)，指定的地址分別為1M，4M，16M，256K。CK32，CK16：指定W4006AF工作時(shí)鐘

10、信號(hào)的頻率，當(dāng)CK32CK1600，01時(shí)，分別為32MHz，40MHz。GO18第三章 存儲(chǔ)系統(tǒng)(2)WAIT：對(duì)同一個(gè)存儲(chǔ)體連續(xù)進(jìn)行訪問，用此信號(hào)指定等待的時(shí)間。當(dāng)WAIT0時(shí)，指定1個(gè)等待時(shí)間；WAIT1時(shí)，指定2個(gè)等待時(shí)間。WR0，WR1：對(duì)存儲(chǔ)器的寫允許信號(hào)。RAS0RAS3：對(duì)存儲(chǔ)器的行選通信號(hào)。CAS0CAS15：對(duì)存儲(chǔ)器的列選通信號(hào)。 MA01MAB1和MA02MAB2(各11個(gè))：對(duì)存儲(chǔ)器的地址信號(hào)。GO19第三章 存儲(chǔ)系統(tǒng)(2)NOT(BE0)NOT(BE3)：CPU發(fā)出的字節(jié)使能信號(hào)，用這些信號(hào)選擇CAS信號(hào)和數(shù)據(jù)字節(jié)。其中：NOT(BE3)選擇CAS3，CAS7，CAS

11、11，CAS15和D31D24；NOT(BE2)選擇CAS2，CAS6，CAS10，CAS14和D23D16；NOT(BE1)選擇CAS1，CAS5，CAS9，CAS13和D15D8；NOT(BE0)選擇CAS0，CAS4，CAS8，CAS12和D7D0。GO20第三章 存儲(chǔ)系統(tǒng)(2)(2)主存儲(chǔ)器組成圖下中右半部所示為80386主存儲(chǔ)器的基本構(gòu)成。在用W4006AF控制器構(gòu)成存儲(chǔ)器時(shí)，幾乎不需要外加電路，直接把W4006AF同CPU和DRAM雙方進(jìn)行連接即可。在這個(gè)電路中，有4個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊的存儲(chǔ)容量為1M32位。RAS0RAS3分別與每個(gè)存儲(chǔ)模塊相對(duì)應(yīng)，而CAS0CAS15分別對(duì)

12、于應(yīng)存儲(chǔ)模塊的每個(gè)字節(jié)。MA01MAB1對(duì)應(yīng)于RAS0和RAS2指向的存儲(chǔ)模塊，MA02一MAB2對(duì)應(yīng)于RAS1和RAS3指向的存儲(chǔ)模塊。 由于W4006AF控制器的M16，M4指定DRAM片子的地址空間大小，當(dāng)M16M4=10時(shí)，所指定的DRAM芯片地址空間為16M，因此，只要擴(kuò)充DRAM芯片數(shù)量或更換存儲(chǔ)容量更大的DRAM芯片，就可將主存容量進(jìn)行擴(kuò)充。GO21第三章 存儲(chǔ)系統(tǒng)(2)22第三章 存儲(chǔ)系統(tǒng)(2)324 高性能的主存儲(chǔ)器1EDRAM芯片EDRAM芯片又稱增強(qiáng)型DRAM芯片，它是在DRAM芯片上集成了一個(gè)SRAM實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器(cache)，從而使DRAM芯片的性能得到

13、顯著改進(jìn)。下圖示出了1M4位EDRAM芯片的結(jié)構(gòu)框圖。其中：SRAM芯片為5124位。23第三章 存儲(chǔ)系統(tǒng)(2)工作原理:訪問1M4位的EDRAM芯片需要20位內(nèi)存地址。但芯片的實(shí)際地址引腳線只有11位，為此20位地劃需要分時(shí)送入內(nèi)部。首先在行選通信號(hào)作用下，內(nèi)存地址的高11位以A0A10地址線輸入，作為行地址分別保存在行地址鎖存器和最后讀出行地址鎖存器中。在DRAM陣列的2048行中，此地址指定行的全部數(shù)據(jù)5124位，且被讀取到SRAM中暫存。然后，在列選通信號(hào)作用下，內(nèi)存地址的低9位又經(jīng)A0A10地址線輸入，保存到列地址鎖存器。當(dāng)讀命令信號(hào)有效時(shí)，512個(gè)4位組的SRAM中某一4位組被這個(gè)

14、列地址選中，經(jīng)數(shù)據(jù)線D0D4從芯片輸出。下一次讀取時(shí)，輸入的行地址立即與最后讀出行鎖存器的內(nèi)容進(jìn)行11位比較。若比較相符則SRAM命中，由輸入的列地址從SRAM選擇某一位組送出即可。若比較不相符，則需要驅(qū)動(dòng)DRAM陣列，更新SRAM和最后讀出行地址鎖存器的內(nèi)容，并送出指定的4位組。可見，以SRAM保存一行內(nèi)容的辦法，對(duì)成塊傳送非常有利。如果連續(xù)的地址高11位相同，意味著屬于同一行地址，那么連續(xù)變動(dòng)的9位列地址就會(huì)使SRAM中相應(yīng)位組連續(xù)讀出，這稱為猝發(fā)式讀取。24第三章 存儲(chǔ)系統(tǒng)(2)EDRAM結(jié)構(gòu)帶來的另外兩個(gè)優(yōu)點(diǎn)：在SRAM讀出期間可同時(shí)對(duì)DRAM陣列進(jìn)行刷新，芯片內(nèi)的數(shù)據(jù)輸出路徑(由SR

15、AM到IO)與數(shù)據(jù)輸入路徑(由IO到列寫選擇和讀出放大器)是分開的，允許在寫操作完成的同時(shí)來啟動(dòng)同一行的讀操作。25第三章 存儲(chǔ)系統(tǒng)(2)2EDRAM內(nèi)存條一片EDRAM的容量為1M4位，8片這樣的芯片可組成1M32位(4MB)的存儲(chǔ)模塊，其組成如圖所示。26第三章 存儲(chǔ)系統(tǒng)(2)27第三章 存儲(chǔ)系統(tǒng)(2)其中：8個(gè)芯片共用片選信號(hào)Sel、行選通信號(hào)RAS、刷新信號(hào)Ref和地址輸入信號(hào)A0A10。兩片EDRAM芯片的列選通信號(hào)CAS連在一起，形成一個(gè)1M8位(1MB)的片組。再由4個(gè)片組組成一個(gè)1M32(4MB)的存儲(chǔ)模塊。4個(gè)片組的列選通信號(hào)CAS3CAS0分別與CPU送出的4個(gè)字節(jié)允許信號(hào)

16、BE3一BE0相對(duì)應(yīng)，以允許存取8位的字節(jié)或16位的字。當(dāng)進(jìn)行32位存取時(shí)，BE3BE0全有效，此時(shí)認(rèn)為存儲(chǔ)地址的A1A0位為00(CPU沒有A1，A0輸出引腳)，也即存儲(chǔ)地址A23A2為4的整倍數(shù)。其中最高2位A23A22用作模塊選擇，它們的譯碼輸出分別驅(qū)動(dòng)4個(gè)模塊的片選信號(hào)Sel。若配置4個(gè)這樣的4MB模塊，存儲(chǔ)器容量可達(dá)16MB。GO28第三章 存儲(chǔ)系統(tǒng)(2)當(dāng)某模塊被選中，此模塊的8個(gè)EDRAM芯片同時(shí)動(dòng)作，8個(gè)4位數(shù)據(jù)端口D3D0同時(shí)與32位數(shù)據(jù)總線交換數(shù)據(jù)，完成一次32位字的存取。此存儲(chǔ)字的模塊內(nèi)地址是存儲(chǔ)地址中的A21A2位，這20位地址分成11位的行地址和9位的列地址，分別在R

17、AS，CAS信號(hào)有效時(shí)同時(shí)輸入到8個(gè)芯片的地址引腳端。上述存儲(chǔ)模塊本身具有高速成塊存取能力。如果模塊的連續(xù)地址是高13位保持不變(同一行)，那么只是第一個(gè)存儲(chǔ)字需一個(gè)完整的存取周期(例如6個(gè)總線時(shí)鐘周期)，而后續(xù)存儲(chǔ)字的存取，因其內(nèi)容已在SRAM中，故存取周期大為縮短(例如2個(gè)總線時(shí)鐘周期)。這樣，讀取4個(gè)32位的字，只使用6222個(gè)總線時(shí)鐘周期。同樣，存儲(chǔ)器寫入過程也有相似的速度。GO29第三章 存儲(chǔ)系統(tǒng)(2)這種模塊內(nèi)存儲(chǔ)字完全順序排放，以猝發(fā)式存取來完成高速成塊存取的方式，在當(dāng)代微型機(jī)中獲得了廣泛應(yīng)用。例如，奔騰PC機(jī)將這種由若干個(gè)DRAM芯片組成的模塊做成小電路插件板形式，稱為內(nèi)存條，而在PC主板上有相應(yīng)的插座，以便擴(kuò)充存儲(chǔ)容量和更換模塊。30第三章 存儲(chǔ)系統(tǒng)(2)3主存物理地址的存儲(chǔ)空間分布以奔騰PC機(jī)主存為例，說明主存物理地址的存儲(chǔ)空間概念。奔騰CPU的數(shù)據(jù)總線寬度為64位，地址總線寬度為32位。實(shí)際的地址引腳是A35A3和8個(gè)