《數(shù)字電路與邏輯設計》第9章

1、第九章半導體存儲器1基本概念特點：速度快，體積小，集成度高，可靠性高。 半導體存儲器是由半導體器件構(gòu)成的大規(guī)模集成電路,專門用來存放二進制信息的,是任何數(shù)字電路特別是計算中不可缺少的一部分。2 按所用半導體器件的不同,半導體存儲器分為:1.雙極型-工作速度快,在微機中作高速 緩存。2.MOS型-功耗小,因而集成度高。用于大容量存儲,如微機中的內(nèi)存條。31. 只讀存儲器(ROM: Read Only Memory）信息可長期保存,斷電也不丟失。 按存取方式半導體存儲器可分為:(Ultra violet)1) ROM2) PROM-programmable 3) EPROMUVEPROM(Eras

2、able)E2PROM(Electrically) 4) FLASH Memory42.隨機存取存儲器(RAM: Random Access Memory)任何時刻對任何單元都能直接寫入或讀出 二進制信息,斷電后信息就丟失。RAM1) SRAM 靜態(tài) 隨機存取存儲 器 (static)2) DRAM 動態(tài)隨機存儲存取器 (Dynamic)53. 順序存取存儲器 (Sequential Access Memory)順序存取存儲器的特點是先入先出或先入后出SAMFIFO First in First outFILO First in Last out69.1只讀存儲器(ROM) 只讀存儲器在工作時

3、其存儲內(nèi)容是固定不變的，因此，只能讀出，不能隨時寫入，所以稱為只讀存儲器。9.1.1 ROM的結(jié)構(gòu)及工作原理1）ROM的結(jié)構(gòu)： 1. 地址譯碼器 2. 存儲矩陣 3. 輸出電路。7存儲矩陣MN輸出電路 b0 b1 b N-1 D0 D1 D N-1地址譯碼器W0A0圖9.1.1 ROM的結(jié)構(gòu)框圖W1WM-1A1AK-1輸出電路：1、提高存儲器帶負載的能力。2、實現(xiàn)輸出狀態(tài)三態(tài)控制，與系統(tǒng)數(shù)據(jù)總線連接。 每當給定一組輸入地址時，譯碼器選中某一條輸出字線Wi，該字線對應存儲矩陣中的某個“字”，并將該字中的n位信息通過位線送至輸出電路進行輸出。8存儲矩陣MN輸出電路 b0 b1 b N-1 D0 D

4、1 D N-1地址譯碼器W0A0圖9.1.1 ROM的結(jié)構(gòu)框圖W1WM-1A1AK-1字線位線 按“字”存放、讀取數(shù)據(jù)，每個“字”由若干個存儲單元組成，即包含若干“位”。字的位數(shù)稱為“字長”。 存儲容量是 ROM 的主要技術(shù)指標之一，它一般用 存儲字數(shù)：M=2K 輸出位數(shù)：N 來表示。例如：128(字) 8(位)、1024(字) 8(位)等等。9ROM 的存儲容量1. 存儲容量存儲器存儲數(shù)據(jù)的能力，為存儲器含存儲單元的總位數(shù)。存儲容量 = 字數(shù) 位數(shù)字 word位 bit1k 1 : 1024 個字 每個字 1 位 存儲容量 1 k1k 4 : 1024 個字 每個字 4 位 存儲容量 4 k

5、256 8 : 256 個字 每個字 8 位 存儲容量 2 k64 k 16: 64 k 個字 每個字 16 位 存儲容量 1024k（1M） 2. 存儲容量與地址位數(shù)的關(guān)系存儲容量 256 48 位地址256 = 284 位數(shù)據(jù)輸出存儲容量 8k88k=8210 =21313 位地址8 位數(shù)據(jù)輸出10圖 9.1.2 二極管ROM11D3D2D11D0緩沖器輸出電路存儲矩陣地址譯碼器b3b2b1b0字線 W0 W1 W2 W3111位線VCCA1A02）ROM的工作原理1111D3D2D11D0緩沖器輸出電路存儲矩陣地址譯碼器b3b2b1b0字線 W0 W1 W2 W3111位線VCCA1A0

6、地址輸入選中字線ROM輸出A1A0D3D2D1D000011011表9.1.1 圖9.1.2的地址輸入與輸出狀態(tài)對應關(guān)系該存儲器的容量字數(shù)位數(shù)44位W01010W11110W20101W3110112結(jié)論字線W和位線b間接二極管，存儲信息1，字線W和位線b間不接二極管，存儲信息0。11D3D2D11D0驅(qū)動器輸出電路存儲矩陣地址譯碼器b3b2b1b0字線 W0 W1 W2 W3111位線VCCA1A0圖 9.1.2 44 位二極管ROM133)ROM的邏輯關(guān)系1、地址譯碼器實現(xiàn)地址碼的與運算，每條字線對應一個最小項。2、存儲矩陣31032113212320WWWDWWDWWWDWWD+=+=+

7、=+=D3D2D1D0存儲矩陣W0 W1 W2 W3位線字線實現(xiàn)相對應字線的或運算。14所以ROM屬于組合邏輯，且為最小項表達式或標準與或式，即： D0=W2+W3=A1A0+A1A0 D1=W0+W1=A1A0+A1A0 D2=W1+W2+W3=A1A0+A1A0+A1A0 D3=W0+W1+W3=A1A0+A1A0+A1A0 15陣列圖表示ROM的結(jié)構(gòu) D0D1A1A0A1A0W0W3W2W1D2D3與陣列或陣列11D3D2D11D0緩沖器輸出電路存儲矩陣地址譯碼器b3b2b1b0字線 W0 W1 W2 W3111位線VCCA1A016陣列圖特點3、“黑點”代表輸入、輸出間應具有的邏輯關(guān)系

8、（“與” 或者“或”），在存儲矩陣中，表示交叉處有二極管。D0D1A1A0A1A0W0W3W2W1D2D3與陣列或陣列1、與陣列：固定陣列，對應輸入變量的最小項。2、或陣列：可編程，存儲任意二進制信息，可以實現(xiàn)任意組合邏輯。179.1.7 ROM的應用實現(xiàn)組合邏輯函數(shù)代碼轉(zhuǎn)換生成函數(shù)表字符發(fā)生器波形產(chǎn)生。 18例9.1.1：試用ROM實現(xiàn)如下組合邏輯函數(shù)： F1=AB+AC F2=AB+BC 解：先將上述兩個邏輯函數(shù)轉(zhuǎn)化成最小項表達式： F1=ABC+ABC+ABC+ABC=m(1,3,6,7) F2=ABC+ABC+ABC+ABC=m(1,5,6,7) 19ROM 陣列如圖9.1.9所示11

9、1(D1)(D0)F2F1ABC圖 9.1.9 例9.1.1ROM 陣列20例9.1.2 試用ROM設計一個8421 BCD碼7段顯示譯碼器電路，其真值表如表9.1.2所示。解：由真值表可見，應取用輸入地址為4位，輸 出數(shù)據(jù)為7位的16 字節(jié)7位ROM。 可根據(jù)真值表直接畫出ROM的陣列圖，而 不需要列出邏輯式。21Q3Q2Q1Q0abcdefg顯示000000000010000110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009表 9.

10、1.2 8421BCD碼7段顯示譯碼器電路的真值表22（ ）與陣列譯碼器abcdefg（Q0）（Q1）（Q2）（Q3）A0A1A2A3m0m15圖9.1.10 例9.1.2 ROM陣列23字符發(fā)生器 地址譯碼器D0A2A1A0輸出緩沖器D1D2D3D4圖9.1.11 ROM顯示矩陣結(jié)構(gòu)圖 24ROM 在波形發(fā)生器中的應用。ROMD/A計數(shù)器CP計數(shù)脈沖送示波器34A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo02346891225tuo0ROMD/A計數(shù)器CP計數(shù)脈沖送示

11、波器34uoA1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963262. 一次性可編程ROM（PROM）。出廠時，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要進行編程，但只能編程一次。1. 固定ROM（掩模ROM ）。廠家把數(shù)據(jù)“固化”在存儲器中，用戶無法進行任何修改。使用時，只能讀出，不能寫入。二、不同編程方式的ROMROM的編程是指將信息存入ROM的過程。UCC字線Wi位線Di熔絲 用戶對PROM編程是逐字逐位進行的。首先通過字線和位線選擇需要編程的存儲單元，然后通過規(guī)定寬度

12、和幅度的脈沖電流，將該存儲管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。熔絲型PROM的存儲單元273. 紫外線擦除可編程ROM（UVEPROM）。采用浮柵技術(shù)，可通過紫外線照射而被擦除，可重復擦除上萬次。5. 快閃存儲器（Flash Memory）。兼有EPROM、EEPROM、RAM的特點，既有存儲內(nèi)容非丟失性，又有快速擦寫和讀取的特性。一般一只芯片可以擦除/寫入100萬次以上。4. 電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)，用電擦除，可重復擦寫100次，并且擦除的速度要快的多。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫。2

13、8隨機存儲器又稱讀寫存儲器Random Access Memory。隨機存儲器的特點是：在工作過程中，既可從存儲器的任意單元讀出信息，又可以把外界信息寫入任意單元，因此它被稱為隨機存儲器，簡稱 RAM 。9.2 隨機存儲器(RAM) 根據(jù)存儲單元的工作原理，可分SRAM （Static Random Access Memory）DRAM （Dynamic Random Access Memory ）29一、靜態(tài)RAM(SRAM) 地址輸入存儲矩陣行地址譯碼讀寫控制I/O列地址譯碼地址輸入CSR/WRAM的結(jié)構(gòu)：存儲矩陣、（行、列）地址譯碼器、片選及讀寫控制電路。存儲矩陣由觸發(fā)器組成，利用寄存器

14、的保持功能存儲數(shù)據(jù)，一旦電源斷開，所存信息丟失。30例如：10241的存儲器，若排列成3232的矩陣。X1 A5 A6 A7 A8 A9A0A1A2A3A4行 譯 碼 器 列 譯 碼 器（ 0，0）（ 0，1）（ 0，2）（0，30）（ 0，31 ）（ 1，0）（ 1，1）（ 1，2）（1，30）（ 1，31）（ 2，0）（ 2，1）（ 2，2）（2，30）（ 2，31 ）（30，0）（30，1）（30，2）（30，30）（30，31 ）X0X30X2X31（31，0）（31，1）（31，2）（31，30）（31，31 ）Y0Y31Y1Y2Y3031例如：10242的存儲器，可以排列成3264

15、的矩陣。X1 A5 A6 A7 A8 A9 A0A1A2A3A4行 譯 碼 器 列 譯 碼 器（ 0，0）（ 0，1）（ 0，2）（ 0，3）（ 0，63）（ 0，64 ） （ 1，0）（ 1，1）（ 1，2）（ 1，3）（ 1，63）（ 1，64）（ 2，0）（ 2，1）（ 2，2）（ 2，3）（ 2，63）（ 2，64 ）（30，0）（30，1）（30，2）（30，3）（30，63）（30，64）X0X30X2X31（31，0）（31，1）（ 3，2）（31，3）（31，63）（31，64 ）Y0Y1Y2Y30Y3132X0X1X2X3X31X30Y0Y1Y7列 譯 碼 器行譯碼器A5A6

16、A7A0A1A2A3A4R/W控制電路讀/寫R/W片選CSI/O圖 9.2.1 RAM結(jié)構(gòu)示意圖 該RAM的存儲容量：284=323233與ROM相比，多了讀/寫(R/W)端。 &R/WI/OCSDDENENEN4G5G存儲矩陣及地址譯碼電路地址線圖 9.2.3 片選與讀/寫控制電路34 常用RAM芯片123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R / WRAM 2114 管腳圖RAM 6116 管腳圖2345678910232221201918171615A0A1D0A3A4A5A6A9A10CSGNDVCCD

17、3D2D1D4A2A711112141324A8D5D6D7RDWR353）存儲器容量的擴展位擴展可以用多片芯片并聯(lián)的方式來實現(xiàn)。 各地址線、讀/寫線、片選信號對應并聯(lián)， 各芯片的I/O口作為整個RAM輸入/出數(shù)據(jù)端的一位。1. 位擴展方式增加I/O端個數(shù)用10241 位的RAM擴展為10248 位RAM八片36D0D1D2D3D4D5D6D7CSR/WAA09L0AW/RCS9A2114（I）數(shù)據(jù)輸出CSR/WAA09L2114（）圖 9.2.6 2114芯片位擴展D0D1D2D3D0D1D2D3372. 字擴展方式增加地址端個數(shù)例：用2568 位的RAM擴展為10248 位RAM。解：N=

18、4思路：訪問10248的存儲器需要10根地址線，而訪問2568只需8根地址線。設法用剩余的 2根地址線去控制4個芯片的片選端 。因此需要一個2-4線譯碼器。字擴展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實現(xiàn)。 各片RAM對應的數(shù)據(jù)線、讀/寫線對應并聯(lián)； 低位地址線也并聯(lián)接起來； 要增加的高位地址線，通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。38用2568 位的RAM擴展為10248 位RAM的系統(tǒng)框圖39A9 A8選中片號對應地址范圍0 0 (1)02550 1 (2)2565111 0 (3)5127671 1 (4)768102340表 9.2.1 地址碼與地址范圍的關(guān)系A

19、11 A10選中片號對應地址范圍0 0 2114(1)010230 1 2114(2)102420471 0 2114(3)204830711 1 2114(4)30724095解：N=41024210，每片有10條地址線；4096212，需要12條地址線；例：41圖 9.2.7 2114芯片字擴展2-4譯碼器CSR/WAA09L2114（3）D0D1D2D3CSR/WAA09L2114（4）D0D1D2D3CSR/WAA09L2114（1）D0D1D2D3CSR/WAA09L2114（2）D0D1D2D3A10A11R/WA9 A0A11 A10A11 A10A11 A10A11 A10D3

20、 D042例9.2.1試用1K 4位2114RAM擴展一個4K 8位的存儲器。解：（1）確定芯片數(shù)：（2）確定地址線數(shù)D（3）用8片1K 4位2114RAM芯片，經(jīng)字 位擴展構(gòu)成的存儲電路如圖9.2.8所示。2D = 4096，D=12。43CSR/WAA09L2114（7）D0D3LCSR/WAA09L2114（5）D0D3LCSR/WAA09L2114（3）D0D3LCSR/WAA09L2114（1）D0D3LCSR/WAA09L2114（8）D0D3LCSR/WAA09L2114（6）D0D3LCSR/WAA09L2114（4）D0D3LCSR/WAA09L2114（2）D0D3L2-4譯碼器A10A11R/WA9 A0D3 D0D7 D4Y3Y2Y1Y0圖 9.2.8 2114RAM的字位擴展44A1 Y0A0 Y1 Y2EN Y3A0A9 CS21