電子技術(shù)(第三版)多媒體課件第6章-門電路和組合邏輯電路-

1、第六章電子技術(shù)1第三節(jié) 集成邏輯門電路第二節(jié) 基本邏輯門電路第一節(jié) 數(shù)字電路概述第六章 門電路和組合邏輯電路2第七節(jié) 譯碼器和數(shù)碼顯示第六節(jié) 二十進(jìn)制編碼器第四節(jié) 組合邏輯電路的分析第五節(jié) 加法器3第一節(jié) 數(shù)字電路概述一、數(shù)字電路的主要特點二、脈沖信號波形與參數(shù)三、十進(jìn)制數(shù)與二進(jìn)制數(shù)4第一節(jié) 數(shù)字電路概述一、數(shù)字電路的主要特點模擬信號：在時間上和數(shù)值上連續(xù)的信號。tutu 數(shù)字信號：在時間上和數(shù)值上不連續(xù)的（即離散的）信號。1.數(shù)字信號5第一節(jié) 數(shù)字電路概述對某一機(jī)械零件生產(chǎn)線的產(chǎn)品進(jìn)行自動計數(shù)。 當(dāng)一個零件從電光源與光電管之間穿過時,被遮擋一次,相應(yīng)產(chǎn)生一個電信號。6第一節(jié) 數(shù)字電路概述邏輯

2、指事物的因果關(guān)系，或者說條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯代數(shù)來描述。 邏輯變量邏輯代數(shù)中的變量，代表各個事件。取值只有兩種，即邏輯0和邏輯1，并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。模擬電路：處理模擬信號的電子電路。數(shù)字電路：處理數(shù)字信號的電子電路。邏輯電路2.數(shù)字電路7第一節(jié) 數(shù)字電路概述 研究對象:輸出信號與輸入信號之間的對應(yīng)邏輯關(guān)系。分析工具:邏輯代數(shù)。輸出信號:只有高電平和低電平兩個取值。電子器件工作狀態(tài):導(dǎo)通(開)、截止(關(guān))。3.特點4.優(yōu)點 數(shù)字電路只有兩種狀態(tài)（有信號或無信號) ，反映在電路上就是低電平和高電平兩種狀態(tài)。只要在工作時能夠可靠地區(qū)分兩種狀態(tài)即可。對

3、組成數(shù)字電路的元器件的精度要求不高，電路相對簡單，適于集成化,可靠性高。8第一節(jié) 數(shù)字電路概述二、脈沖信號與波形參數(shù)utOutO 脈沖信號：具有邊沿陡峭,持續(xù)時間短暫、突變特點的信號。 常見矩型波和尖頂波。 數(shù)字電路工作信號是離散的脈沖信號。+3V0V正脈沖+3V0V負(fù)脈沖90.1A0.9AtrtfA0.5Atw脈沖幅度A脈沖前沿tr脈沖后沿tf脈沖寬度tw脈沖周期T 第一節(jié) 數(shù)字電路概述脈沖頻率fT10三、十進(jìn)制數(shù)與二進(jìn)制數(shù)而采用二進(jìn)制，就可用電路的2個狀態(tài)(“1”態(tài)和“0”態(tài))和2個記數(shù)碼對應(yīng)起來,較為方便經(jīng)濟(jì)。 進(jìn)位計數(shù)制多位數(shù)碼每一位的構(gòu)成及從低位到高位的進(jìn)位規(guī)則。日常生活中使用十進(jìn)制

4、，但在計算機(jī)中若采用十進(jìn)制，必須要有10個電路狀態(tài)與10個記數(shù)碼相對應(yīng)，這將在技術(shù)上帶來困難，而且很不經(jīng)濟(jì)。 第一節(jié) 數(shù)字電路概述11 二進(jìn)制的缺點： 位數(shù)較多，使用不便。 不合人們的習(xí)慣，輸入時將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運算結(jié)果輸出時再轉(zhuǎn)換成十進(jìn)制數(shù)。用電路的兩個狀態(tài)來表示二進(jìn)制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠。二進(jìn)制代碼不僅可以表示數(shù)值，而且可以表示符號及文字，使信息交換靈活方便。 二進(jìn)制的優(yōu)點：第一節(jié) 數(shù)字電路概述12（一）十進(jìn)位計數(shù)制數(shù)碼：0 9十個數(shù)碼運算規(guī)律：逢十進(jìn)一，即：9110(5555)十5103 51025101 5100又如：(1874)十 11038102 7101 4100

5、 任一個十進(jìn)制數(shù)都可用其冪的形式表示，例如：表達(dá)方式：()十 第一節(jié) 數(shù)字電路概述13(N)D( kn-110n-1 kn-210n-2 kn10n K1101 K0 100 權(quán)展開式任意一個R進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和。位權(quán)第i位系數(shù)基 數(shù)任意十進(jìn)制數(shù)N的權(quán)展開式可表示為：對任意一個十進(jìn)制數(shù)N可表示為：第一節(jié) 數(shù)字電路概述14各數(shù)位的權(quán)是的冪（二）二進(jìn)位計數(shù)制數(shù) 碼：0、1 基 數(shù)：2運算規(guī)律：逢二進(jìn)一，即：1110二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)二 122 0211200211 22 表達(dá)方式：()二 第一節(jié) 數(shù)字電路概述讀作壹零15第一節(jié) 數(shù)字電路概

6、述部分十進(jìn)制數(shù)與二進(jìn)制數(shù)對照表十進(jìn)制數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)二進(jìn)制數(shù)000009100110001101010200101110113001112110040100131101501011411106011015111170111161000081000171000116第一節(jié) 數(shù)字電路概述位權(quán)第i位系數(shù)基 數(shù)任意二進(jìn)制數(shù)N的權(quán)展開式可表示為：數(shù)的位數(shù)10987654321十進(jìn)制數(shù)各位的權(quán)109108107106105104103102101100二進(jìn)制數(shù)各位的權(quán)29282726252423222120十進(jìn)制數(shù)和二進(jìn)制數(shù)各位的權(quán)17（三）二進(jìn)制數(shù)和十進(jìn)制數(shù)的相互轉(zhuǎn)換二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制 十進(jìn)制數(shù)轉(zhuǎn)換

7、為二進(jìn)制 按權(quán)展開求和除2取余法第一節(jié) 數(shù)字電路概述1.二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù) 將二進(jìn)制數(shù)按權(quán)展開，然后將所有各項的數(shù)值相加。(101011)二 125 024123022 121120 (32+8+2+1)十 =43將二進(jìn)制數(shù)101011轉(zhuǎn)換成十進(jìn)制數(shù)。例5-1-1：182.十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)第一節(jié) 數(shù)字電路概述例5-1-2將十進(jìn)制數(shù)(10)十表示成二進(jìn)制數(shù) 余 余余0 k05102 余余1 k122 余余0 k221 余余1 k320高位低位(10)十=(1010)二 采用方法:除以2取余數(shù),直到商等于零為止。各次所得余數(shù)就是二進(jìn)制的數(shù)字。余數(shù)倒序排列：先得到的余數(shù)為低位，后得到的余數(shù)

8、為高位。19第一節(jié) 數(shù)字電路概述例5-1-3將十進(jìn)制數(shù)194表示成二進(jìn)制數(shù)。 余 余余0 k0971942 余余1 k1482 余余0 k2224 余余1 k3212高位低位(194)十=(11000010)二26232120余1 k4余1 k5余1 k6余1 k720第二節(jié) 基本邏輯門電路一、三種最基本的邏輯關(guān)系二、與門電路三、或門電路四、非門電路21第二節(jié) 基本邏輯門電路邏輯門電路用以實現(xiàn)基本邏輯運算的電路,簡稱門電路。門一種開關(guān)。分立元件門電路門電路的構(gòu)成集成門電路三種基本邏輯:與、或、非 。 三種基本邏輯門:與門、或門、非門 。 22邏輯代數(shù)（布爾代數(shù)）按一定的邏輯關(guān)系進(jìn)行運算的代數(shù)，

9、是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具。 邏輯指事物的因果關(guān)系，或者說條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯代數(shù)來描述。 英國數(shù)學(xué)家喬治.布爾1847年首次論述。第二節(jié) 基本邏輯門電路一、三種最基本的邏輯關(guān)系23 邏輯變量邏輯代數(shù)中的變量，代表各個事件。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0和1并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。兩種邏輯值: 和 幾種導(dǎo)出邏輯:與或、與非、與或非、 異或、同或等第二節(jié) 基本邏輯門電路三種基本邏輯:與(and)、或(or)、非(not)24(一)與運算基本邏輯運算:與(and)、或(or)、非(not)。 用指示燈控制電路說明三種基本邏輯運算的物理意

10、義。 設(shè)：開關(guān)閉合“1”開關(guān)斷開“0”電燈亮“1”電燈滅“0”電燈邏輯函數(shù)F開關(guān)A、B邏輯變量第二節(jié) 基本邏輯門電路25第二節(jié) 基本邏輯門電路ABFA B = F 邏輯與(邏輯乘)一個事件要發(fā)生，只有所有條件都具備后，此事件才會發(fā)生斷斷滅0 0 = 0斷合滅1 0 = 0斷合滅0 1 = 0合合亮1 1 = 1邏輯函數(shù)表達(dá)式F = A B 有0出0 ,全1出1BAFE討論26第二節(jié) 基本邏輯門電路ABFA + B = F0 + 0 = 01 + 0 = 11 + 1 = 10 + 1 = 1 合合亮斷斷滅斷合亮斷合亮有1出1,全0出0 邏輯或(邏輯加)一個事件要發(fā)生，只要有一個條件滿足，此事件

11、就會發(fā)生(二)或運算F = A + B邏輯函數(shù)表達(dá)式BFAE討論27AF斷亮0出1，1出0 (三)非運算FARE合滅 邏輯非(邏輯反)只要條件具備了，結(jié)果便不會發(fā)生；而條件不具備時，結(jié)果一定發(fā)生F = A邏輯函數(shù)表達(dá)式A = F0 = 1 1 = 0第二節(jié) 基本邏輯門電路28 實際中，最常用的門電路有與非門、或非門、與或非門、異或門。三種基本邏輯運算基本門電路與運算或運算非運算與門或門非門第二節(jié) 基本邏輯門電路29第二節(jié) 基本邏輯門電路二、與門電路(一) 二極管與門電路 門電路的輸入、輸出信號用電位的高低來表示。 電位的高、低用0、1兩種狀態(tài)來區(qū)別。 獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元

12、件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯符號&BAF實現(xiàn)與邏輯的電路。FABRU(+12V)DADB30第二節(jié) 基本邏輯門電路二極管的開關(guān)特性uI0.5V時，二極管導(dǎo)通uI0.5V時，二極管截止 iD=0i(mA)u(V)O死區(qū)死區(qū)電壓: 硅0.5V 鍺0.1V正極負(fù)極+-符號 復(fù)習(xí)31第二節(jié) 基本邏輯門電路 uI0V時，二極管截止，如同開關(guān)斷開，uO0V uI5V時，二極管導(dǎo)通，如同0.7V的電壓源，uO4.3V開關(guān)電路 uI+DuO+RLuI =0V時的等效電路 RLD=0VuI+uO+ uI =5V時的等效電路=5VDRLuI+0.7V+uO+ 復(fù)習(xí)32第二節(jié) 基本邏輯門電路1. u

13、I1與uI2為相同電平時，DA、DB均導(dǎo)通uI1uI2uOuO= 0.3+0.7=1V當(dāng)uI1 = uI2 = 3V時:uO= 3+0.7=3.7V1V0.3V0.3V3V3V3.7V+12VRDADB已知: UD0.7V求： uI1、 uI2 分別為0.3V、 3V 不同組合時的uO當(dāng)uI1 = uI2 = 0.3V時: 復(fù)習(xí)33第二節(jié) 基本邏輯門電路0.3V3V1V2. uI1與uI2為不同電平時 低電平使一只管優(yōu)先導(dǎo)通， 另一只管兩端承受反偏電壓，不再導(dǎo)通。二極管鉗位作用uI1uI2uO 復(fù)習(xí)+12VRDADB34第二節(jié) 基本邏輯門電路uA uB uF DA DB邏輯函數(shù)邏輯變量 0V

14、0V 0.7V 導(dǎo)通 導(dǎo)通 0V 3V 0.7V 導(dǎo)通 截止 3V 0V 0.7V 截止 導(dǎo)通 3V 3V 3.7V 導(dǎo)通 導(dǎo)通討論有低出低 ,全高出高FABuD=0.7V（二）電路的邏輯關(guān)系RU(+12V)DADB35 A B F輸 入 輸出邏輯狀態(tài)表 0 0 0 0 1 0 1 0 0 1 1 1 邏輯狀態(tài)表(真值表)由邏輯變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。有0出0 ,全1出1第二節(jié) 基本邏輯門電路邏輯乘的基本運算規(guī)則： 0.0=0 0.1=0 1.0=0 1.1=1邏輯函數(shù)表達(dá)式F = A B 邏輯符號&BAF36第二節(jié) 基本邏輯門電路（三）應(yīng)用舉例BAF101010

15、只有當(dāng)A為1時:信號才能通過，在輸出端F得到所需的脈沖信號，此時相當(dāng)于門被打開。持續(xù)的脈沖信號控制信號輸出信號 當(dāng)A為0時:信號不通過，無輸出，相當(dāng)于門被封鎖。37第二節(jié) 基本邏輯門電路uA uB uF DA DB三、或門電路討論 0V 0V -0.7V 導(dǎo)通 導(dǎo)通 0V 3V 2.3V 截止 導(dǎo)通 3V 0V 2.3V 導(dǎo)通 截止 3V 3V 2.3V 導(dǎo)通 導(dǎo)通有高出高,全低出低FABU(-12V)DADBR實現(xiàn)或邏輯的電路。38 A B F輸 入 輸出邏輯狀態(tài)表 0 0 0 0 1 1 1 0 1 1 1 1 F = A + B邏輯函數(shù)表達(dá)式BAF1邏輯符號第二節(jié) 基本邏輯門電路邏輯加的

16、基本運算規(guī)則： 0+0=0 0+1=1 1+0=1 1+1=1有1出1 ,全0出039第二節(jié) 基本邏輯門電路或門應(yīng)用舉例：故障報警假設(shè)全機(jī)有兩個故障源，我們把它們分別接到一個或門的輸入端A和B。 當(dāng)故障源B發(fā)生故障時，A0，由B端輸入了一串脈沖信號，而F端就得到一串相同的脈沖，此脈沖送入報警器發(fā)出呼叫。以上采用的是正邏輯，如采用負(fù)邏輯，低電平用1表示，高電平用0表示。假設(shè)有1個故障源，發(fā)出一串脈沖信號報警。1BAF000 正常工作時，A0，B0，則F0。40第二節(jié) 基本邏輯門電路四、非門電路鉗位二極管uA uF D 3V 0.3V 截止 0V 3V 導(dǎo)通 高出低,低出高AF實現(xiàn)非邏輯的電路。1

17、.輸入A為高電平1時： 三極管T飽和，F(xiàn)輸出低電平。UF=Uces0(實際約為0.3V)。輸出低電平0。2.輸入A為低電平0時：D+3VRCRk+UCCTRB-UBB 三極管T可靠截止，F(xiàn)輸出高電平。二極管D導(dǎo)通，F(xiàn)端被鉗在+3V。輸出高電平1。41第二節(jié) 基本邏輯門電路 三極管不是工作在飽和區(qū)就是工作在截止區(qū),轉(zhuǎn)換瞬間經(jīng)過放大區(qū)uI+-+-uCE(uO)截止區(qū)飽和區(qū)IB1=0IB2=10AIB3=20AIB4=30AIB5=40AIB6=50A0uCE(v)iC(mA)放大區(qū) 復(fù)習(xí)UCCRCRB42反相器0出1，1出0 F = A邏輯函數(shù)表達(dá)式邏輯符號1AF第二節(jié) 基本邏輯門電路 A F 1

18、 0 0 1邏輯狀態(tài)表邏輯非的基本運算規(guī)則： 0=1 1=0 43第二節(jié) 基本邏輯門電路二極管與門三極管非門ABFD1D2+UCCRRCDRk+UCC+3V-UBBR2T一種常用的門電路與非門 邏輯與非運算所有條件都具備時，結(jié)果不會發(fā)生44 A B F邏輯狀態(tài)表 0 0 1 0 1 1 1 0 1 1 1 0 邏輯函數(shù)表達(dá)式F = A B邏輯符號&BAF有0出1,全1出0第二節(jié) 基本邏輯門電路45實驗十 基本門電路功能測試 EDA實驗實驗?zāi)康模簻y試基本門電路的功能。建立電路： 1.選擇基本的與、或、非門電路。實驗步驟： 利用邏輯分析儀觀察和分析各邏 輯門的輸出狀態(tài)。 2.利用字發(fā)生器產(chǎn)生測試信

19、號。第二節(jié) 基本邏輯門電路 鏈接EDA1046與、或、非基本門電路EDA實驗邏輯分析儀字發(fā)生器第二節(jié) 基本邏輯門電路47 結(jié) 論:將測量值與真值表對比，這些邏輯門的功能都得到了驗證。 實驗結(jié)果：EDA實驗輸入1輸入2與門或門非門對應(yīng)輸入信號2第二節(jié) 基本邏輯門電路483.幾種常用邏輯運算與非、或非、與或非、異或、同或（由基本邏輯運算復(fù)合而成)。歸納基本運算邏輯乘（“與”運算） 邏輯加（“或”運算） 求 反（“非”運算） 1.邏輯代數(shù)按一定的邏輯關(guān)系進(jìn)行運算的代數(shù)，是分析和設(shè)計數(shù)字電路的重要工具。 2.三種基本邏輯關(guān)系與、或、非。 第二節(jié) 基本邏輯門電路49第二節(jié) 基本邏輯門電路歸 納與門有0出

20、0 ,全1出1或門有1出1,全0出0非門1出0, 0出1與非門有0出1,全1出0F = A B F = A + BF = AF = A B50歸 納與非非或 與F = A B F = A + BF = AF = A B&BABA11&BA圖形符號邏輯門邏輯門圖形符號AFFFF第二節(jié) 基本邏輯門電路51第三節(jié) 集成邏輯門電路一、TTL與非門二、TTL三態(tài)輸出與非門電路三、CMOS門電路52分立元件門電路門電路的構(gòu)成集成門電路雙極型單極型HTL 高閾值邏輯PMOSNMOSCMOSTTL 晶體管-晶體管邏輯P溝道MOS管N溝道MOS管互補(bǔ)對稱式MOS電路一種載流子參與導(dǎo)電電子、空穴兩種載流子參與導(dǎo)電

21、 集成門電路優(yōu)點：高可靠性、微型化、轉(zhuǎn)換速度快、便于多級串接。第三節(jié) 集成邏輯門電路53第三節(jié) 集成邏輯門電路一、TTL與非門 D2T1R14k D1T2R21.6kR31kABF+UCC+5VR4130T3T4D3 與功能和非功能都用三極管實現(xiàn)，稱晶體管-晶體管邏輯門電路，簡稱TTL與非門。對內(nèi)部電路結(jié)構(gòu)不予介紹 只介紹外部性能和參數(shù)54第三節(jié) 集成邏輯門電路8電源141312111091345672地 & &8電源141312111091345672地 & & & &雙4輸入與非門四2輸入與非門55（一）主要參數(shù)1.輸出高電平UOH： TTL與非門的一個或幾個輸入為低電平時的輸出電平。產(chǎn)品

22、規(guī)范值UOH2.4V。第三節(jié) 集成邏輯門電路3.扇出系數(shù)NO： 指一個門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。一般TTL門電路NO8。 4.輸出為低電平時電源電流ICCL和輸出為高電平時，高電平輸入電流ICCH： 指從直流電源吸取的直流電流。一般為毫安級。 2.輸出低電平UOL： TTL與非門的輸入全為高電平時的輸出電平。產(chǎn)品規(guī)范值UOL0.4V。56第三節(jié) 集成邏輯門電路 5.平均傳輸時間tpd： 信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時間延遲，有可能影響電路的邏輯功能。tuIOtuOO50%50%一般地，tpd0，uDS 0u

23、GSUGS（th) 飽和UGS（th）開啟電壓（閾值電壓）P溝道PMOSuGSUGS（th) 飽和uGS0，uDS 0N溝道uOGDSuI+UDDRDP溝道uOGDSuI+UDDRD66 TN為驅(qū)動管， TP為負(fù)載管，用來代替漏極負(fù)載電阻。(一)CMOS反相器 由N溝道和P溝道MOS管構(gòu)成的一種互補(bǔ)對稱場效應(yīng)管集成門電路。第三節(jié) 集成邏輯門電路負(fù)載管驅(qū)動管TpuOuI+UDD10VugsugsTN1. uI0V時： VN截止，VP飽和導(dǎo)通。 輸出電壓uOUDD10V。2. uI10V時： VN飽和導(dǎo)通，VP截止， 輸出電壓uO=0V。P溝道N溝道F = A67（二）CMOS與非門有0出1,全1

24、出0ABFT3T4+UDD并聯(lián)P溝道串聯(lián)N溝道負(fù)載管驅(qū)動管F = A B邏輯功能第三節(jié) 集成邏輯門電路T2T168（二）CMOS或非門有1出0,全0出1BAFT4T3+UDDT1T2串聯(lián)P溝道并聯(lián)N溝道負(fù)載管驅(qū)動管邏輯功能F = A + B第三節(jié) 集成邏輯門電路69第三節(jié) 集成邏輯門電路（三）CMOS三態(tài)門1 在反相器基礎(chǔ)上串接了 PMOS 管 T4和 NMOS 管 T1。T2T3T4+UDDT1AF驅(qū)動管負(fù)載管C控制端 當(dāng)C=1時：T1、T4同時截止，輸出端F處于高阻懸空狀況。 當(dāng)C=0時：T1、T4同時導(dǎo)通，輸出端F由輸入端A決定。F = A邏輯功能70CMOS 門電路比之 TTL 的主要

25、特點 功耗極低。 抗干擾能力強(qiáng) 。電源電壓范圍寬。 制造工藝簡單,易于實現(xiàn)大規(guī)模集成 。輸入阻抗高。 第三節(jié) 集成邏輯門電路CMOS器件使用規(guī)則1. 輸入端不能懸空。3. 注意先加電源、再加信號。2. 輸出端不能直接接電源、地。71第三節(jié) 集成邏輯門電路 1.利用半導(dǎo)體器件的開關(guān)特性，可構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門及三態(tài)門等邏輯門電路。 2.隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。歸納門電路 3.CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點。72第四節(jié) 組合邏輯電路的分析一、邏輯代數(shù)二、組合邏輯電路的分析三

26、、組合邏輯電路的設(shè)計73第四節(jié) 組合邏輯電路的分析數(shù)字電路的分類數(shù)字電路特點：輸出只取決于當(dāng)前的輸入 組成：門電路，不存在記憶元件特點：輸出取決于當(dāng)前的輸入和原來的狀態(tài)組成：組合電路、記憶元件時序邏輯電路組合邏輯電路74第四節(jié) 組合邏輯電路的分析一、邏輯代數(shù)（一）基本邏輯運算法則邏輯代數(shù)（布爾代數(shù)）按一定的邏輯關(guān)系進(jìn)行運算的代數(shù)，是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具。 三種基本邏輯關(guān)系三種基本門電路與（邏輯乘）或（邏輯加） 非（邏輯非） 與門、或門、非門 其他運算為這三種基本邏輯關(guān)系推導(dǎo)而來75有0出0 ,全1出1有1出1,全0出01出0, 0出1與運算或運算非運算第四節(jié) 組合邏輯電路的分析 復(fù)習(xí)7

27、60 A 1 A 第四節(jié) 組合邏輯電路的分析1.邏輯乘：乘法運算，與運算。 0.A=0 A.A=A 1.A=0 A A A A A.A=077第四節(jié) 組合邏輯電路的分析2.邏輯加：加法運算，或運算。 0+A=A A+A=A 1+A=1 0 A 1 A A+A=1A A A A 78第四節(jié) 組合邏輯電路的分析3.邏輯非：求反運算，非運算。還原律(雙重否定律)79（二）邏輯代數(shù)的基本定律第四節(jié) 組合邏輯電路的分析1.交換律：與普通代數(shù)相擬2.結(jié)合律：與普通代數(shù)相擬3.分配律：與普通代數(shù)相似804.反演律(摩根定律)：特殊第四節(jié) 組合邏輯電路的分析5.吸收律：特殊81利用基本公式證明A+1=1證明：

28、第四節(jié) 組合邏輯電路的分析分配律：結(jié)合律 AA=A證明正確性的方法利用邏輯狀態(tài)表 (真值表)利用基本公式82利用基本公式證明A+1=1證明：第四節(jié) 組合邏輯電路的分析結(jié)合律 AA=A吸收律：83AA=0AA=A利用基本公式證明證明：A1=A分配律A(B+C)=AB+AC第四節(jié) 組合邏輯電路的分析吸收率:分配律A+1=184證明： 0 0 0 1 1 1 1 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 0利用邏輯狀態(tài)表證明反演律(摩根定律)：第四節(jié) 組合邏輯電路的分析 將A 、B各種取值的組合分別代入公式，即可證明其正確性85 任何一個含有變量A的邏輯等式，如

29、果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)置換，則等式仍然成立。例如：已知等式 ， 用函數(shù)F=AC代替等式中的A， 根據(jù)代入規(guī)則，等式仍然成立。第四節(jié) 組合邏輯電路的分析（三）邏輯代數(shù)的代入規(guī)則86原變量字母上面沒有非運算符的。反變量字母上面有非運算符的。邏輯函數(shù)輸出邏輯變量F是A、B、C的邏輯函數(shù)。記為：。第四節(jié) 組合邏輯電路的分析（四）邏輯函數(shù)的化簡1.邏輯函數(shù)式通過與、或、非3種運算符把各個邏輯變量連接起來的式子。87 一個邏輯函數(shù)的表達(dá)式可以有多種形式，采用何種形式視需要而定。各種形式間可以相互變換。最常用的邏輯表達(dá)式為與或表達(dá)式。例如： 與或表達(dá)式 或與表達(dá)式 與非 - 與非表達(dá)式 第四

30、節(jié) 組合邏輯電路的分析882.邏輯圖（邏輯電路圖圖） 用邏輯符號表示基本單元電路以及由這些基本單元電路組成的電路。第四節(jié) 組合邏輯電路的分析與或表達(dá)式 或與表達(dá)式 &ABCA&ABAC1FACABC1ABA1&F89第四節(jié) 組合邏輯電路的分析與非 - 與非表達(dá)式 一個邏輯函數(shù)的某一類型的表達(dá)式也不是惟一的。表達(dá)式越簡單，實現(xiàn)他的邏輯電路越簡單。CA&ACAB&AB&F903.邏輯函數(shù)的化簡 邏輯表達(dá)式越簡單，實現(xiàn)它的電路越簡單，可節(jié)省器件，降低成本，提高電路工作的可靠性。第四節(jié) 組合邏輯電路的分析含的與項（乘積項）最少。各與項（乘積項）中含的乘積因子（變量）最少。 用與門個數(shù)最少,與門的輸入端

31、和連線數(shù)最少 （1）與或表達(dá)式最簡標(biāo)準(zhǔn)：91第四節(jié) 組合邏輯電路的分析變換目的：根據(jù)現(xiàn)有器件實現(xiàn)邏輯功能。（2）邏輯函數(shù)式形式的相互變換用“與非門”實現(xiàn)邏輯功能。 F&BAA&F&B&92第四節(jié) 組合邏輯電路的分析利用邏輯代數(shù)的基本公式和定律進(jìn)行化簡。（3）公式化簡法化簡的宗旨：消去多余的乘積項和變量。化簡的規(guī)則： 優(yōu)先級別：括號非與或的順序。例6-4-1解： A+A=193第四節(jié) 組合邏輯電路的分析例6-4-2解：例6-4-3解：A+1=1 A+A=194第四節(jié) 組合邏輯電路的分析例6-4-4解：例6-4-5解：反演律： A+A=1分配律A+1=1 A+A=195第四節(jié) 組合邏輯電路的分析例

32、6-4-6解：反演律：96邏輯函數(shù)常有3種表示方法,它們之間可以相互轉(zhuǎn)換。邏輯狀態(tài)表 (真值表) 邏輯表達(dá)式邏輯圖(五)邏輯表達(dá)式、邏輯圖及邏輯狀態(tài)表的相互轉(zhuǎn)換第四節(jié) 組合邏輯電路的分析97第四節(jié) 組合邏輯電路的分析1.將邏輯圖變換成邏輯表達(dá)式ABBA1&F1F2F從輸入到輸出逐級寫出。例5-4-798第四節(jié) 組合邏輯電路的分析例5-4-8F&BAF1&CF2&F399邏輯狀態(tài)表：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。第四節(jié) 組合邏輯電路的分析2.根據(jù)邏輯表達(dá)式填寫邏輯狀態(tài)表例5-4-9解： 由表達(dá)式中的邏輯變量確定狀態(tài)表的輸入變量數(shù)A、B。 寫出所有輸入變量數(shù)組合的代碼,有

33、0、1兩種取值，n個變量可組合成2n種不同狀態(tài)。 A B F輸 入 輸出邏輯狀態(tài)表變量組合 0 0 0 1 1 0 1 1 2個輸入變量，4種代碼100 A B F輸 入 輸出邏輯狀態(tài)表變量組合第四節(jié) 組合邏輯電路的分析解： 0 0 0 1 1 0 1 1 輸入原變量取值為1反變量取值為“0” 在相應(yīng)位置上填入邏輯函數(shù)F的值。將不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來。 0110101第四節(jié) 組合邏輯電路的分析3.將邏輯狀態(tài)表變換成邏輯表達(dá)式 A B F輸 入 輸出邏輯狀態(tài)表 0 0 1 1 0 0 1 1 1 0 1 0例5-4-10解：用邏輯函數(shù)式表達(dá)邏輯關(guān)系。 對一種組合而言，輸

34、入變量之間是“與”的邏輯關(guān)系。用邏輯乘將輸入變量連接起來。取F=1對應(yīng)的輸入變量組合。如果輸入變量為“1”，則取其原變量，如A。 如果輸入變量為“0”，則取其反變量，如A 。102第四節(jié) 組合邏輯電路的分析 A B F輸 入 輸出邏輯狀態(tài)表 0 0 1 0 1 0 1 0 0 1 1 1 解：而后取乘積項: 各種組合之間，是“或”的邏輯關(guān)系，故取以上乘積項之和。103第四節(jié) 組合邏輯電路的分析4.將邏輯表達(dá)式變換為邏輯圖例5-4-11解：&BAC&F11ABA+B(A+B).C104第四節(jié) 組合邏輯電路的分析二、組合邏輯電路的分析邏輯功能邏輯電路分析分析的目的：了解邏輯電路的功能。1.分析思路

35、 根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。 105第四節(jié) 組合邏輯電路的分析寫邏輯表達(dá)式已知邏輯圖分析邏輯功能運用邏輯代數(shù)化簡 列邏輯狀態(tài)表 由邏輯狀態(tài)表和邏輯表達(dá)式，分析邏輯功能。由給定的邏輯圖寫出輸出端的邏輯表達(dá)式?；嗊壿嫳磉_(dá)式。寫出邏輯狀態(tài)表（有時可略） 。2.基本步驟106舉例例5-4-12試分析如圖所示邏輯電路的功能。ABAABBAB邏輯圖邏輯表達(dá)式 1 1 最簡與或表達(dá)式化簡 2 2 第四節(jié) 組合邏輯電路的分析ABF&G1G2G3G4107 A B F邏輯狀態(tài)表最簡與或表達(dá)式邏輯狀態(tài)表 3 0 0 0 0 1 1 1 0 1 1 1 0 3 分析邏輯功

36、能 4 4 當(dāng)兩個變量取值相同時，函數(shù)為 0，取值不同時函數(shù)為1。第四節(jié) 組合邏輯電路的分析F = AB +AB=A B異或門=1BAF108舉例例5-4-13試分析如圖所示邏輯電路的功能。邏輯圖邏輯表達(dá)式 1 1 最簡與或表達(dá)式化簡 2 2 第四節(jié) 組合邏輯電路的分析ABAB&11&FABAB109 A B F邏輯狀態(tài)表最簡與或表達(dá)式邏輯狀態(tài)表 3 0 0 1 0 1 0 1 0 0 1 1 1 3 分析邏輯功能 4 4 當(dāng)兩個變量取值相同時，函數(shù)為 1，取值不同時函數(shù)為0。第四節(jié) 組合邏輯電路的分析同或門F = AB +AB=A B=1BAF110第四節(jié) 組合邏輯電路的分析同或運算是異或運

37、算的非運算A B=A BA B=A B證明：111實驗十一、幾種邏輯函數(shù)表示方法的轉(zhuǎn)換 實驗?zāi)康模哼壿嫼瘮?shù)表示方法的轉(zhuǎn)換 。建立電路：選取邏輯轉(zhuǎn)換儀。實驗步驟：1.輸入邏輯式，驗證真值表。 2.化簡邏輯式。 3.畫出邏輯圖。EDA實驗第四節(jié) 組合邏輯電路的分析 鏈接EDA11112第四節(jié) 組合邏輯電路的分析 結(jié) 論:利用邏輯轉(zhuǎn)換儀可以實現(xiàn)幾種邏 輯函數(shù)表示方法間的轉(zhuǎn)換。 實驗數(shù)據(jù)：EDA實驗邏輯轉(zhuǎn)換儀113己知邏輯要求 列邏輯狀態(tài)表畫邏輯圖寫邏輯表達(dá)式運用邏輯代數(shù)化簡邏輯電路邏輯功能設(shè)計 分析給定邏輯要求，設(shè)計出能實現(xiàn)該功能的組合邏輯電路。 1.設(shè)計的一般步驟第四節(jié) 組合邏輯電路的分析三、組合

38、邏輯電路的設(shè)計1142.設(shè)計舉例 例5-4-14設(shè)計一個三人表決電路。 要求:多數(shù)人同意，則提案通過，以指示燈亮表示；否則提案不通過，指示燈不亮。A、B、C同意為“1”，反對為“0” 。通過則F1，否則F0。要設(shè)計的邏輯電路FABC+5V第四節(jié) 組合邏輯電路的分析115 A B C F邏輯狀態(tài)表(1)列邏輯狀態(tài)表 1 1 1 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1(3)化簡(2)寫邏輯表達(dá)式第四節(jié) 組合邏輯電路的分析116第四節(jié) 組合邏輯電路的分析BAFC1&1(4)畫出邏輯電路圖“與或”式用與門和或門組成的三人表決邏

39、輯電路圖 117“與非-與非”式第四節(jié) 組合邏輯電路的分析BACF&用與非門組成的三人表決邏輯電路圖 如果要求單一與非門構(gòu)成電路,可用反演律將邏輯式變換。 &118EDA實驗實驗十二 3人表決電路實驗?zāi)康模河门c非門實現(xiàn)組合邏輯設(shè)計。建立電路： 1. 用邏輯轉(zhuǎn)換儀列出真值表。實驗步驟： 1.通過不同的輸入觀察輸出。 2.確定電路的邏輯功能。2. 寫出邏輯函數(shù)表達(dá)式并化簡。3. 畫出邏輯圖。第四節(jié) 組合邏輯電路的分析 鏈接EDA12119門電路組成三人表決電路第四節(jié) 組合邏輯電路的分析EDA實驗120EDA實驗 結(jié) 論:借助邏輯轉(zhuǎn)換儀，實現(xiàn)了組合邏輯設(shè)計。 實驗數(shù)據(jù)： ABC F(9) 0111

40、10 1 1 11 0 1 11 1 1第四節(jié) 組合邏輯電路的分析121邏輯代數(shù)的公式和定理是推演、變換及化簡邏輯函數(shù)的依據(jù)。歸納 2.基本定律：根據(jù)與、或、非基本邏輯運算的規(guī)則，導(dǎo)出邏輯運算的5種基本定律。 1.基本邏輯運算法則：與（邏輯乘）、或（邏輯加）、非（邏輯非）。 3.邏輯代數(shù)的基本規(guī)則：代入規(guī)則等。邏輯代數(shù)第四節(jié) 組合邏輯電路的分析122邏輯表達(dá)式邏輯圖邏輯狀態(tài)表常用邏輯函數(shù)表示方法第四節(jié) 組合邏輯電路的分析歸納不同表示方法各有特點，適宜不同的應(yīng)用。邏輯表達(dá)式：通常用于進(jìn)行運算和邏輯圖與邏輯式之間的變換邏輯狀態(tài)表：通常用于分析邏輯函數(shù)的功能，根據(jù)邏輯功能要求建立邏輯函數(shù)邏輯圖：是分

41、析和安裝實際電路的依據(jù) 各表示方法之間可以轉(zhuǎn)換123邏輯函數(shù)的公式化簡第四節(jié) 組合邏輯電路的分析含的與項（乘積項）最少。各與項（乘積項）中含的乘積因子（變量）最少。1.與或表達(dá)式最簡標(biāo)準(zhǔn)：利用邏輯代數(shù)的基本公式和定律進(jìn)行化簡。2.公式化簡法化簡的宗旨：消去多余的乘積項和變量?；喌囊?guī)則： 優(yōu)先級別：括號非與或的順序。124第四節(jié) 組合邏輯電路的分析組合邏輯電路的分析根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。 歸納寫邏輯表達(dá)式已知邏輯圖分析邏輯功能運用邏輯代數(shù)化簡 列邏輯狀態(tài)表125第四節(jié) 組合邏輯電路的分析組合邏輯電路的設(shè)計 先把實際的邏輯問題抽象為數(shù)學(xué)形式，分析給定

42、邏輯要求，設(shè)計出能實現(xiàn)該功能的組合邏輯電路。 己知邏輯要求 列邏輯狀態(tài)表畫邏輯圖寫邏輯表達(dá)式運用邏輯代數(shù)化簡126第五節(jié) 加法器一、半加器二、全加器127幾種常用組合邏輯電路加法器: 實現(xiàn)二進(jìn)制加法運算的電路。第五節(jié) 加法器加法器編碼器譯碼器一、半加器+)1 1 1 (B) 01 0 1 (A) 0進(jìn)位110 (A+B) 11 0加數(shù)被加數(shù)例:和數(shù)本位和向高位的進(jìn)位進(jìn)位數(shù)128第五節(jié) 加法器二進(jìn)制數(shù)運算規(guī)則運算規(guī)律：逢二進(jìn)一，即：1110。 半加最低位是兩個1位二進(jìn)制數(shù)相加，只求本位和，不管低位送來的進(jìn)位數(shù)。 全加其余各位都是3個1位二進(jìn)制數(shù)相加（加數(shù)、被加數(shù)、低位送來的進(jìn)位數(shù)）。 任何位相加

43、的結(jié)果都產(chǎn)生兩個輸出：本位和、向高位的進(jìn)位。129不考慮低位來的進(jìn)位半加器實現(xiàn)要考慮低位來的進(jìn)位全加器實現(xiàn)第五節(jié) 加法器進(jìn)位+)1 1 1 (B) 01 0 1 (A) 010 (A+B) 111 0例: 半加器:能對兩個1位二進(jìn)制數(shù)相加,求得和及進(jìn)位的邏輯電路(暫不管低位送來的進(jìn)位數(shù))。 全加器:能對兩個1位二進(jìn)制數(shù)相加,并考慮低位來的進(jìn)位，即相當(dāng)于3個1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路。130第五節(jié) 加法器 A B S C 邏輯狀態(tài)表 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 加數(shù)本位的和向高位的進(jìn)位邏輯表達(dá)式邏輯符號ABSCOC&=1BASC異或門與門1.半加

44、器的分析同態(tài)出0 ,異態(tài)出1131 An Bn Cn-1 Sn Cn+1 邏輯狀態(tài)表 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 本位和向高位的進(jìn)位加數(shù) 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 低位的進(jìn)位第五節(jié) 加法器二、全加器1.全加器分析132第五節(jié) 加法器半加和133第五節(jié) 加法器AnBnSnCOCn-1CICn半加器構(gòu)成的全加器1CnBnAnCOCn-1SnCOSn全加器可由兩個半加器和一個或門組成。134第五節(jié) 加法器8UCC 2An 2Bn2Cn-12Sn2Cn1413121110913456721BnGN

45、DAn Bn Cn-1 Sn Cn Sn Cn An Bn Cn-11An1Cn-11Cn1Sn集成加法器把多個全加器集成在一個芯片上。CT4183雙全加器管腳圖135第五節(jié) 加法器2.多位加法器的分析實現(xiàn)多位二進(jìn)制數(shù)相加的電路。串行進(jìn)位加法器 （1）構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。（2）特點：進(jìn)位信號由低位向高位逐級傳遞，任意一位的運算，都必須等到低位加法完成送來進(jìn)位時才能進(jìn)行，速度不高。B3S3A3COCIB2S2A2COCIB1S1A1COCIB0S0COCIA01C0C11C21C31101111101000和數(shù)136 按進(jìn)位方式的不同

46、 8位并-串行進(jìn)位加法器CT1263（3）分類：第五節(jié) 加法器并行進(jìn)位加法器串行進(jìn)位加法器：電路簡單、但速度較慢。超前進(jìn)位加法器：速度較快、但電路復(fù)雜。CoF4F3F2F1F5F6F8F7 C1A4A1B4B2B1A3B3A2A8 A5B8B6B5A7 B7A6CoF4F3F2F1F1F2F4F3 C1A4A1B4B2B1A3B3A2A4 A1B4B2B1A3 B3A2(2)(1)137第六節(jié) 二十進(jìn)制編碼器138一、概述 編碼用一組代碼并給每個代碼賦予一定的含義。數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？討論 代碼把若干個0和1按一定規(guī)律編排組成多位二進(jìn)制數(shù)，用以表示十進(jìn)

47、制數(shù)碼、字母、符號等信息。第六節(jié) 二十進(jìn)制編碼器139第六節(jié) 二十進(jìn)制編碼器數(shù)字系統(tǒng)的信息數(shù) 值文 字符 號圖 形聲 音圖 像數(shù)字系統(tǒng)只能識別0和1編碼二進(jìn)制代碼000000010000001000000000140一位二進(jìn)制代碼有2種 0、1表示2個信號 兩位二進(jìn)制代碼有4種 00, 01, 10, 11表示4個信號n位二進(jìn)制代碼有2n 種表示2n個信號第六節(jié) 二十進(jìn)制編碼器把N 個輸入信號變換成n位二進(jìn)制代碼N 2n代碼位數(shù)信息量討論輸入8個信號，需用幾位二進(jìn)制代碼表示？141輸入輸 出Y2 Y1 Y0邏輯狀態(tài)表第六節(jié) 二十進(jìn)制編碼器 2 n = 8 , 取n = 30 0 00 0 10

48、 1 11 0 10 1 01 0 01 1 01 1 1I0I1I2I3I4I5I6I7輸入8個信號輸出3位二進(jìn)制代碼142第六節(jié) 二十進(jìn)制編碼器常用二進(jìn)制代碼 自然二進(jìn)制碼 二-十進(jìn)制碼 表示十進(jìn)制數(shù) “0 9” 10個數(shù)碼的二進(jìn)制代碼 數(shù)字電路中所用的主要是二-十進(jìn)制碼又稱 BCD碼，即（Binary-Coded-Decimal）。 二-十進(jìn)制碼用4位二進(jìn)制數(shù)組成的代碼b3b2b1b0來表示1位十進(jìn)制數(shù)。4位二進(jìn)制數(shù)最多可以表示16個字符，從16種表示中選10個來表示“09”10個字符。有多種方案，不同的表示法可形成不同的編碼，所以 BCD 碼編碼方式有多種。 143第六節(jié) 二十進(jìn)制編碼

49、器二、二-十進(jìn)制編碼器（ 10線-4線）編 碼 器10線-4線編碼器Y2Y5Y1Y0Y3Y4Y6Y7Y8Y9ABCD 1. 8421BCD碼特點：(1001)2 123022021120 =9 例： 每位二進(jìn)制數(shù)的權(quán)值從高位到低位依次是8、4、2、1。144第六節(jié) 二十進(jìn)制編碼器9 （Y9）8 （Y8）7 （Y7）6 （Y6）5 （Y5）4 （Y4）3 （Y3）2 （Y2）1 （Y1）0 （Y0） 十 進(jìn) 制 數(shù)BC D輸 出1 000 001 110 111 010 011 100 101 000 001100000000權(quán)為 8、4、2、1取四位自然二進(jìn)制數(shù)的前 10 種組合，去掉后6種組

50、合 1010 11118421BCD碼編碼方案A輸 入1452.根據(jù)邏輯狀態(tài)表，寫出邏輯函數(shù)表達(dá)式 第六節(jié) 二十進(jìn)制編碼器1463.邏輯圖第六節(jié) 二十進(jìn)制編碼器&C&BA&1&D111111111Y9Y7Y6Y5Y3Y1Y2Y8Y4000000000000001編碼器每次只能對1個信號進(jìn)行編碼輸入信號高電平有效8421編碼器11474.優(yōu)先編碼器 當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只對其中一個優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。 優(yōu)先編碼編碼器每次只允許一個輸入端上有信號，而常出現(xiàn)多個輸入端同時有信號，電路只能識別優(yōu)先等級，按次序編碼。第六節(jié) 二十進(jìn)制編碼器

51、 通常設(shè)定輸入編號大的數(shù)碼優(yōu)先級高。148第六節(jié) 二十進(jìn)制編碼器計算機(jī)鍵盤編碼電路舉例按鍵上拉電阻 按下S6，輸入11100 低電平有效 低電平有效149第七節(jié) 譯碼器和數(shù)碼顯示一、二進(jìn)制譯碼器二、二十進(jìn)制顯示譯碼器150概述： 譯碼把二進(jìn)制代碼譯成對應(yīng)的信號或十進(jìn)制數(shù)碼。 編碼把某種信號或十進(jìn)制的十個數(shù)碼編成二進(jìn)制代碼。譯碼是編碼的逆過程。譯碼器具有譯碼邏輯功能的邏輯組件。第七節(jié)、譯碼器和數(shù)碼顯示分類：數(shù)字顯示譯碼器：用以驅(qū)動數(shù)碼顯 示器件通用譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器151 將輸入n位二進(jìn)制代碼的2n種組合譯成電路的2n種輸出狀態(tài)，稱為n-2n線譯碼器。第七節(jié) 譯碼器和數(shù)碼顯示一、

52、二進(jìn)制譯碼器分類：譯成對應(yīng)的4個輸出信號 2-4 線譯碼器3-8 線譯碼器4-16 線譯碼器A0A1Y0Y1Y2Y3譯碼器 輸入一組2位二進(jìn)制代碼 2-4 線譯碼器152第七節(jié) 譯碼器和數(shù)碼顯示1. 2-4 線譯碼器 將輸入的一組2位二進(jìn)制代碼譯成對應(yīng)的4個輸出信號。A1A0Y3Y2Y1Y0S1G4輸入端使能端1111& G0& G1& G2& G2輸出端153第七節(jié) 譯碼器和數(shù)碼顯示SA0A1000000Y3Y2Y1Y0111110110110111011101111110 輸 入 輸 出 2-4 線譯碼器邏輯狀態(tài)表使能端輸出低電平有效S = 0時譯碼器工作154第七節(jié) 譯碼器和數(shù)碼顯示第九

53、節(jié) 譯碼器【例20-9-1】 2-4 線譯碼器A1A0Y3Y2Y1Y0S1G4輸入端使能端1111& G0& G1& G2& G20011有0出1,全1出0000111輸出端01155第七節(jié) 譯碼器和數(shù)碼顯示第九節(jié) 譯碼器【例20-9-1】 2-4 線譯碼器A1A0Y3Y2Y1Y0S1G4輸入端使能端1111& G0& G1& G2& G20011有0出1,全1出0100111輸出端01156第七節(jié) 譯碼器和數(shù)碼顯示UCC 2S 2A02A12Y32Y1161514131211101345672GND1S1Y1 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3 1S 1A0 1A1 1Y0

54、 1Y1 1Y2 1Y3982Y22Y01A01A11Y01Y21Y3CT4139管腳圖雙 2-4 線譯碼器157第七節(jié) 譯碼器和數(shù)碼顯示 遠(yuǎn)距離傳輸多路數(shù)字時，為了減少傳輸線的數(shù)目，發(fā)送端通過1條公共傳輸線，用數(shù)據(jù)選擇器分時發(fā)送數(shù)據(jù)到接收端，接收端利用多路分配器分時將數(shù)據(jù)分配給各路接收端。數(shù)據(jù)選擇器發(fā)送端接收端IFD0D1D2D3A1A0傳輸線A0A1D0D1D2D3數(shù)據(jù)分配器 利用二進(jìn)制譯碼器可組成數(shù)據(jù)選擇器和多路數(shù)據(jù)分配器。數(shù)據(jù)選擇控制數(shù)據(jù)分配控制158第七節(jié) 譯碼器和數(shù)碼顯示 2.數(shù)據(jù)分配器 功能：將1個輸入數(shù)據(jù)分時發(fā)送到多個輸出端輸出。 一路輸入多路輸出 控制信號(地址信號)：決定分

55、配給哪一路數(shù)據(jù)輸出。帶選通控制端（使能端）的二進(jìn)制譯碼器。 輸出DY0Y1Y2Y3輸入Y0Y1Y2Y3D分配控制使能端輸入數(shù)據(jù)A0A1S譯碼器做數(shù)據(jù)分配器 輸入端做控制端159第七節(jié) 譯碼器和數(shù)碼顯示A1A0Y3Y2Y1Y0S1G4輸出端輸入數(shù)據(jù)D分配控制 2-4 線譯碼器 專用的集成數(shù)據(jù)分配器有：CT1138（8路輸出）、CT1154 （16路輸出）、CT1139 （雙4路輸出）。00D111111& G0& G1& G2& G2有0出1,全1出00160第七節(jié) 譯碼器和數(shù)碼顯示當(dāng)A0A1=00時：Y0被選通，DY0當(dāng)A0A1=10時：Y1被選通，DY1當(dāng)A0A1=01時：DY2當(dāng)A0A1=

56、11時：DY3 工作原理：161第七節(jié) 譯碼器和數(shù)碼顯示 功能：從來自不同地址的多路數(shù)字信息中選出所需要的一路信息作為輸出。 控制信號(地址信號)：決定選擇哪一路數(shù)據(jù)輸出。 多路輸入一路輸出3.數(shù)據(jù)選擇器D3D2D1D0輸入Y輸出162第七節(jié) 譯碼器和數(shù)碼顯示A1 A0Y00110101D0 YD1 YD2 YD3 YD0D1D2D3Y&1A1A0 Y0 Y1 Y2 Y3二進(jìn)制譯碼器4路數(shù)據(jù)選擇器原理圖 2-4線譯碼器與或門輸入數(shù)據(jù)地址控制 專用的集成數(shù)據(jù)選擇器有：CT1153（雙4選1 ）、CT1151 （8選1）、CT1150 （16選1）。001D163第七節(jié) 譯碼器和數(shù)碼顯示 在數(shù)字電

57、路中，常常需要把運算結(jié)果用十進(jìn)制 數(shù)顯示出來，這就要用顯示譯碼器。二-十進(jìn)制代碼顯示譯碼器顯示器件數(shù)字設(shè)備譯碼器7個二進(jìn)制數(shù)8421碼十進(jìn)制數(shù)碼二、二-十進(jìn)制顯示譯碼器164半導(dǎo)體數(shù)碼管 (LED)熒光數(shù)碼管液晶數(shù)碼管 （LCD）七段數(shù)碼顯示器常用的是七段顯示器件液晶數(shù)碼管半導(dǎo)體數(shù)碼管第七節(jié) 譯碼器和數(shù)碼顯示165（一）七段顯示器件1.半導(dǎo)體數(shù)碼管LED由7個發(fā)光二極管組成的七段字形顯示器件。Light Emitting Diodegfedcba實物圖第七節(jié) 譯碼器和數(shù)碼顯示166第七節(jié) 譯碼器和數(shù)碼顯示 發(fā)光二極管功能：能將電信號轉(zhuǎn)換為光信號。顏色：紅、綠、黃、橙。單向?qū)щ娦裕和饧诱螂妷捍?/p>

58、于開啟電壓時才發(fā)光。 開啟電壓： 紅色1.61.8V 綠色2V167低電平時發(fā)光高電平時發(fā)光共陽極接法共陰極接法gfedcba 兩種接法：共陽極接法共陰極接法第七節(jié) 譯碼器和數(shù)碼顯示abcdefgR7LED7LED7R7+5Vabcdefg168共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1舉例gfedcba1 1 1 1 0 1 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 1第七節(jié) 譯碼器和數(shù)碼顯示1692.液晶顯示器LCD 一種被動式顯

59、示器件，液晶本身不發(fā)光，借助環(huán)境光才能顯示字形，不能在黑暗中顯示。Liquid Crystal Display第七節(jié) 譯碼器和數(shù)碼顯示170agfedcb共陰極譯碼器二-十進(jìn)制代碼A3A2A1A0100101111117個4位 將8421BCD碼（00001001）譯成七個字段所需要的信號，以驅(qū)動數(shù)碼管，點亮顯示器相應(yīng)的字段。例當(dāng)輸入為1001時，應(yīng)使六個字段發(fā)光，顯示十進(jìn)制數(shù)9。第七節(jié) 譯碼器和數(shù)碼顯示（二）七段顯示譯碼器171第七節(jié) 譯碼器和數(shù)碼顯示YaA3YbYdYfYgYeYcA2A1A0BI/RBOLTRBICT1248/4248A11A22LT3RI/RBO4RBI5A36A07GND8911101213141516VCCYfYg