多路選擇器的VHDL描述

1、多路選擇器的VHDL描述EDA 技術(shù)實用教程 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描述 圖4-1 mux21a實體 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描述 圖4-2 mux21a結(jié)構(gòu)體 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描述 【例4-1】ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b

2、;END ARCHITECTURE one ; 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描述 【例4-2】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a;ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGINd = a AND (NOT S) ;e = b AND s ;y = d OR e ; END ARCHITECTURE one ; 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描

3、述 【例4-3】 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ;END IF; END PROCESS;END ARCHITECTURE one ; 多路選擇器的VHDL描述 1.1 2選1多路選擇器的VHDL描述 圖4-3 mux21a功能時序波形 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 【例4

4、-4】ENTITY e_name IS PORT ( p_name : port_m data_type; . p_namei : port_mi data_type );END ENTITY e_name; 1. 實體表達 2. 實體名 3. 端口語句和端口信號名 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 4. 端口模式 IN 輸入端口，定義的通道為單向只讀模式 OUT 輸出端口，定義的通道為單向輸出模式 INOUT 定義的通道確定為輸入輸出雙向端口 BUFFER 緩沖端口，其功能與INOUT類似 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 5. 數(shù)據(jù)類型 6.

5、 結(jié)構(gòu)體表達 【例4-5】ARCHITECTURE arch_name OF e_name IS 說明語句BEGIN (功能描述語句)END ARCHITECTURE arch_name ； 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 7. 賦值符號和數(shù)據(jù)比較符號 賦值符 “=” 表式中的等號“=”沒有賦值的含義，只是一種數(shù)據(jù)比較符號。 IF a THEN . - 注意，a的數(shù)據(jù)類型必須是boolean IF (s1=0)AND(s2=1)OR(cb+1) THEN . 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 8. 邏輯操作符 AND、OR、NOT 9. 條件語句 IF_THEN_ELSE IF語句必須以語句 “END IF；”結(jié)束 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 10. WHEN_ELSE條件信號賦值語句 賦值目標 = 表達式 WHEN 賦值條件 ELSE 表達式 WHEN 賦值條件 ELSE . 表達式 ； z = a WHEN p1 = 1 ELSE b WHEN p2 = 1 ELSE c ; 多路選擇器的VHDL描述 1.2 相關(guān)語句結(jié)構(gòu)和語法說明 11. 進程語句和順序語句 在一個結(jié)構(gòu)體中可以