計算機(jī)組成原理內(nèi)容串講課件

1、計算機(jī)組成原理課程代碼： 02318 真題串講計算機(jī)組成原理2018年4月真題一、單選題計算機(jī)組成原理2018年4月真題一、單選題DCACBA100的原碼除模取余，得出1100100，通過原碼取反+1，得出0011100，最后加上符號位1將存儲單元中一個32位數(shù)據(jù)裝到通用寄存器$1中，首地址是$2的內(nèi)容+200BBB存儲器容量為16MB=（2的4次方）*（2的10次方） * （2的10次方）Byte ，即2的24次方Byte，數(shù)據(jù)寬度正好為一個Byte（8位），所以需要24位地址線尋址B執(zhí)行訪存寫回直接映射全相聯(lián)映射組相聯(lián)映射尋道時間、旋轉(zhuǎn)等待、數(shù)據(jù)傳輸建立時間、時鐘偏移獨(dú)立編址、統(tǒng)一編址可屏

2、蔽不可屏蔽用于存放程序運(yùn)行的一些狀態(tài)和控制運(yùn)行的信息的寄存器總線中數(shù)據(jù)線的條數(shù)稱為總線寬度按地址訪問存儲單元，各個單元的訪問時間是一個常數(shù)，與地址無關(guān)微指令所在的存儲單元的地址稱為微地址專門用來控制總線進(jìn)行DMA傳送的接口硬件稱為DMA控制器四、簡答題最終用戶對應(yīng)應(yīng)用程序；應(yīng)用程序員對應(yīng)編澤程序；系統(tǒng)管理員對應(yīng)操作系統(tǒng)；系統(tǒng)程序員對應(yīng)匯編程序。漢字的編碼分為輸入碼、內(nèi)碼和輸出字形碼。輸入碼是用于漢字信息的輸入，比如拼音碼；內(nèi)碼是用于漢字信息在計算機(jī)內(nèi)部的存儲和處理，比如區(qū)位碼；輸出字形碼是用于漢字信息的輸出顯示，比如字模點(diǎn)陣碼。四、簡答題24、在浮點(diǎn)數(shù)加減法中對階的目的是什么？對階原則是什么？

3、対階的目的是使參加運(yùn)算的兩個數(shù)的階碼相等，以使它們的尾數(shù)可以直接相加減對階的原則是小階向大階看齊，即階小的那個數(shù)的尾數(shù)右移。25、試比較變址尋址方式和基址尋址方式的異同。相同之處都是將某個寄存器的內(nèi)容與一個形式地址相加來生成操作數(shù)的有效地址，不同之處相對尋址方式使用的的是程序計數(shù)器PC，基址尋址址方式使用的是基址寄存器五、計算題五、計算題對指令平均執(zhí)行時間求倒數(shù)可以得到峰值五、計算題五、計算題六、綜合題29、某計算機(jī)字長16位，采用16位定長指令格式，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如圖所示。假設(shè)MAR的輸出還一直處于使能狀態(tài)。（1）邏輯指令“ANDR1,R2”在執(zhí)行階段需要多少個節(jié)拍？（2）寫出每個節(jié)拍的功

4、能和有效控制信號。注：該指令功能為R1的內(nèi)容與R2的內(nèi)容執(zhí)行邏輯與運(yùn)算，結(jié)果送到R1中解：ABBDDACDCBBCDBC輔存海量后備存儲器最終用戶 系統(tǒng)管理員 應(yīng)用程序員 系統(tǒng)程序員進(jìn)位計數(shù)制 定浮點(diǎn)表示 編碼規(guī)則奇偶校驗嗎 海明校驗碼 循環(huán)冗余校驗碼加法器 ALU 移位器 組合邏輯元件 時序邏輯元件硬連線控制器 微程序控制器三、名詞解釋題23、總線是傳輸信息的通路，用于 在部件之間傳輸信息，CPU、主存、I/O模塊通過總線互連24、機(jī)器數(shù)通常將數(shù)值數(shù)據(jù)在計算機(jī)內(nèi)部編碼表示的數(shù)據(jù)成為機(jī)器數(shù)25、操作碼指定指令進(jìn)行何種操作的編碼，如加、減、與、或、非等類型26、程序計數(shù)器（PC）用來存放即將執(zhí)行

5、指令的地址，取指令時，總是先把PC的內(nèi)容送到地址線四、簡答題27、通常一條指令的執(zhí)行要經(jīng)過哪些步驟？什么是指令周期？通常一條指令的執(zhí)行要經(jīng)過取指、譯碼、取數(shù)、運(yùn)算、存結(jié)果等步驟。通常將取出并執(zhí)行一條指令的時間稱為指令周期。28、什么是頁表？什么是快表（TLB）？為了對每個虛擬頁的存放位置、存取權(quán)限、使用情況、修改情況等進(jìn)行說明，操作系統(tǒng)在主存中給每個進(jìn)程都生成了一個頁表；為了減少訪存次數(shù)，往往把頁表中最活躍的幾個頁表項復(fù)制到高速緩存中，這種高速緩存中的頁表項稱為快表29、I/O接口的基本功能有哪些？（1）數(shù)據(jù)緩沖，已達(dá)到主機(jī)和外設(shè)工作速度的匹配（2）錯誤或狀態(tài)檢測，該接口中有狀態(tài)寄存器，以保存

6、各種狀態(tài)信息，供CPU查用（3）控制和定時，接受從系統(tǒng)總線來的控制命令和定時信號，并提供控制和定時邏輯，以實現(xiàn)對數(shù)據(jù)通信過程的控制（4）數(shù)據(jù)格式轉(zhuǎn)換，提供數(shù)據(jù)格式轉(zhuǎn)換部件，以完成數(shù)據(jù)的拼接或分拆。五、計算題（1）P1代碼序列指令條數(shù)為：8+5+6=19P2代碼序列指令條數(shù)：7+7+8=22所以P1代碼序列指令條數(shù)少（2）P1的時鐘周期為：8*2+5*3+6*4=55P2的時鐘周期數(shù) 為：7*2+7*3+8*4=67由上可知，P1比P2快（3）CPI=程序時鐘周期數(shù)/程序所含指令條數(shù)，P1的CPI=55/19=2.89P2的CPI=67/22=3.05小數(shù)轉(zhuǎn)換規(guī)則：乘基取整，上左下右解：由同步總線帶寬的計數(shù)公式，可得改進(jìn)前的帶寬：32/8*60MHz=240MB/s改進(jìn)后的帶寬32/8*3*40MHz=480MB/s（1）每256字節(jié)數(shù)據(jù)塊在cache中占一行，故8kb被劃分為8KB/256B=32行（2）8MB=223KB主存地址長度為23位，被劃分為以下三個字段：標(biāo)記+cache行號+塊內(nèi)地址；由于塊大小為256B=28B，所以