邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究

1、引言 2.1 半導(dǎo)體管的開關(guān)特性2.2 基本邏輯門電路2.3 TTL集成邏輯門電路2.4 集電極開路與非門2.5 三態(tài)門 2.6 TTL門電路的改進(jìn)2.7 CMOS邏輯邏輯門(簡介) 集成門電路使用中的實(shí)際問題邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究引言 數(shù)字集成電路按其內(nèi)部有源器件的不同可以分為兩大類。 一類為雙極型晶體管集成電路，它主要有晶體管晶體管邏輯(TTL-Transistor Transistor Logic)、射極耦合邏輯(ECL-Emitter Coupled Logic)和集成注入邏輯(I2L-Integrated Injection Logic)等幾種類型。 另一類為MOS(

2、Metal Oxide Semiconductor)集成電路， 其有源器件采用金屬氧化物半導(dǎo)體場效應(yīng)管，它又可分為NMOS、 PMOS和CMOS等幾種類型。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。 TTL集成電路工作速度高、 驅(qū)動能力強(qiáng)，但功耗大、集成度低； MOS集成電路集成度高、功耗低。超大規(guī)模集成電路基本上都是MOS集成電路，其缺點(diǎn)是工作速度略低。目前已生產(chǎn)了BiCMOS器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢， 缺點(diǎn)是制造工藝復(fù)雜。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.1 半導(dǎo)體管的開關(guān)特性2.

3、1.1 二極管的開關(guān)特性1、開關(guān)作用 二極管導(dǎo)通 開關(guān)接通 一般:Vd=0.7V(硅)或0.3V(鍺) 。 二極管截止 開關(guān)斷開 Id=0 。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2、開關(guān)特性現(xiàn)象 vivf tvRIIfIR結(jié)論二極管正向?qū)ǚ聪蚪刂褂幸粋€反向恢復(fù)過程（不希望有）ts 存儲時間tt 渡越時間原因：電荷的存儲效應(yīng)(導(dǎo)通過程存儲的電荷在截止時釋放需要時間)ts tt邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.1.2 三極管的開關(guān)特性1、開關(guān)作用 三極管飽和 開關(guān)接通B C IBIBS Vce=0.3V(硅)或0.1(鍺) 。 E Vbe=0.7V (硅)或0.3(鍺) 三極管截止

4、開關(guān)斷開B C IB=IE=IC=0 。 E 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2、開關(guān)時間現(xiàn)象開關(guān)時間定義td 延遲時間tr上升時間ts存儲時間tf下降時間ton= td+ tr 開通時間toff = ts+ tf 關(guān)閉時間關(guān)注toff邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.1.3 MOS管的開關(guān)特性開關(guān)作用 g d N溝道型: VgsVT 開關(guān)接通 s VgsVT 開關(guān)接通 s Vgs1邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究真值表邏輯式:L=A+BAB L 000010100111邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.2.3 三極管“非門”電路1、電路及符號 +5V RcVi R

5、b T Vo（L）（A）邏輯符號 A L分析：當(dāng)Vi=高電平， 滿足IBIBS=Vcc/Rc, T飽和導(dǎo)通 Vo=0.3V(低電平)當(dāng)Vi=低電平， T截止 Vo=5V(高電平)1邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究續(xù)真值表邏輯式:L= AAL0110邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.3 TTL集成邏輯門 2.3.1 TTL非門的電路組成及工作原理 圖 2.3.1 典型TTL與非門電路 Vb1VC2邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究1. 電路組成 輸入級晶體管T1和電阻Rb構(gòu)成。 中間級晶體管T2和電阻Rc2、Re2構(gòu)成。 輸出級晶體管T3、T4、D和電阻Rc4構(gòu)成，推 拉式結(jié)構(gòu)

6、，在正常工作時，T4和T3總是一 個截止，另一個飽和。邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2、工作原理*當(dāng)輸入Vi=3.6V(高電平) Vb1=3.6+0.7=4.3V 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時導(dǎo)通, 一但導(dǎo)通Vb1=0.7+0.7+0.7=2.1V(固定值),此時V1發(fā)射結(jié)必截止(倒置放大狀態(tài))。 Vc2=Vces+Vbe2=0.2+0.7=0.9V 不足以T4和D同時導(dǎo)通, T4和D均截止。 V0=0.2V (低電平)*當(dāng)輸入Vi=0.2V(低電平)不 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時導(dǎo)通, T2 T3均截止, 同時Vcc-Rc2-T4

7、-D-負(fù)載形成通路, T4和D均導(dǎo)通。 V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7 =3.6(高電平) 結(jié)論:輸入高,輸出低;輸入低,輸出高(非邏輯)邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究思考問題?三極管反相器與TTL反相器各自特點(diǎn)?TTL優(yōu)勢：1、工作速度快2、帶負(fù)載能力強(qiáng)3、傳輸特性好為什么？邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究工作速度快，帶負(fù)載能力強(qiáng)的主要原因： T1的作用 當(dāng)輸入端全為高電位時，T1倒置工作狀態(tài)。T1向T2提供了較大的基極電流，使T2、T3迅速導(dǎo)通飽和； 當(dāng)某一輸入端突然從高電位變到低電位時，Ib1流向T1低電位輸入端，該瞬間產(chǎn)生很大的Ic1，

8、為T2和T3 提供了很大的反向基極電流，使T2和T3 基區(qū)的存儲電荷迅速消散，因而加快了T2和T3 的截止過程，提高了開關(guān)速度。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 采用了推拉式輸出電路 加速了T3管存儲電荷的消散過程。 當(dāng)T2由飽和轉(zhuǎn)為截止時，D和T4導(dǎo)通，此時瞬間電流很大，從而加速了T3管脫離飽和的速度，使T3迅速截止。 此外，由于采用推拉式輸出級，與非門輸出低電平時T3處于深飽和狀態(tài)，輸出電阻很低；而輸出高電平時D、T4導(dǎo)通，其輸出電阻也很低，因此無論哪種狀態(tài)輸出電阻都很低，都有很強(qiáng)的帶負(fù)載能力。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.3.2 TTL反相器的電壓傳輸特性 電壓傳輸

9、特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系。如圖所示曲線大致分為四段： AB段(截止區(qū))：當(dāng)UI時，T1工作在深飽和狀態(tài)，Uces1，Vbe2，故T2、 T3截止，D、T4均導(dǎo)通， 輸出高電平UOH=3.6V。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究圖 2.3.2 TTL反相器的電壓傳輸特性 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 BC段(線性區(qū))：當(dāng)0.6VUI時，0.7VVb2， T2開始導(dǎo)通，T3尚未導(dǎo)通。此時T2處于放大狀態(tài)，其集電極電壓Vc2隨著UI的增加而下降，使輸出電壓UO也下降 。 CD段(轉(zhuǎn)折區(qū))：1.3VUI，當(dāng)UI略大于時， T2 T3均導(dǎo)通，

10、 T3進(jìn)入飽和狀態(tài)，輸出電壓UO迅速下降。 DE段(飽和區(qū))：當(dāng)UI時，隨著UI增加 T 1進(jìn)入倒置工作狀態(tài)，D截止，T4截止，T2、T3飽和，因而輸出低電平UOL。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.3.3 TTL與非門圖邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究1、結(jié)構(gòu)特點(diǎn)輸入級-多發(fā)射極晶體管V1和電阻R構(gòu)成輸入級。其 功能是對輸 入變量A、B、C實(shí)現(xiàn)“與運(yùn)算”， 如圖所示。 中間級-晶體管V2和電阻R2、R3構(gòu)成。實(shí)現(xiàn)“非”.輸出級-晶體管V3、V4、V5和電阻R4、R5構(gòu)成，推拉 結(jié)構(gòu), V3、V4射極跟隨器,在正常工作時，V4和 V5總是一個截止，另一個飽和。 邏輯門電路開關(guān)特

11、性、邏輯和實(shí)際問題研究圖 2.3.3 -2多射極晶體管的結(jié)構(gòu)及其等效電路 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 2. TTL與非門技術(shù)參數(shù) (1)輸入和輸出的高電平和低電平 TTL反相器： 輸出高電平 VoH，輸出低電平 VoL=0.2V 輸入高電平 ，輸入低電平 ViL=0.4V TTL與非門： 輸出高電平 VoH，輸出低電平 VoL=0.4V 輸入高電平 ViH=2V，輸入低電平 (2) 閾值電壓UT 閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓UT，可以將UT看成與非門導(dǎo)通(輸出低電平)和截止(輸出高電平)的分界線。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 (3) 開

12、門電平UON和關(guān)門電平UOFF。 開門電平UON是保證輸出電平達(dá)到額定低電平(0.3V)時，所允許輸入高電平的最低值，即只有當(dāng)UIUON時，輸出才為低電平。通常UON，一般產(chǎn)品規(guī)定UON。 關(guān)門電平UOFF是保證輸出電平為額定高電平左右)時，允許輸入低電平的最大值，即只有當(dāng)UIUOFF時， 輸出才是高電平。通常UOFF1V，一般產(chǎn)品要求UOFF。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 (4)噪聲容限UNL、UNH。 實(shí)際應(yīng)用中，由于外界干擾、電源波動等原因，可能使輸入電平UI偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干擾的幅度有一定限制，稱為噪聲容限。 低電平噪聲容限是指在保證輸出高電平的前提下

13、，允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)，用UNL表示 UNL=UiL -VoL TTL與非門： ，VoL，則UNL 高電平噪聲容限是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓(負(fù)向干擾)， 用UNH表示： UNH=UoH -ViHTTL與非門： ViH=2V ，則UNH邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 ( 5) 扇入系數(shù)和扇出系數(shù)*扇入系數(shù)NI 扇入系數(shù)是門電路的輸入端數(shù)。一般NI5，最多不超過8。當(dāng)需要的輸入端數(shù)超過NI時，可以用與擴(kuò)展器來實(shí)現(xiàn)。*扇出系數(shù)NO 扇出系數(shù)NO是在保證門電路輸出正確的邏輯電平和不出現(xiàn)過功耗的前提下，其輸出端允許連接的同類門

14、的輸入端數(shù)。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究NO由IOLmax/IIS和IOHmax/IIH中的較小者決定。一般NO8， NO越大，表明門的負(fù)載能力越強(qiáng)邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 ( 6) 平均延遲時間tpd衡量門電路速度的重要指標(biāo)，表示輸出信號滯后于輸入信號的時間。 通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時間稱為導(dǎo)通延遲時間tPHL，將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時間稱為截止延遲時間tPLH。tPHL和tPLH是以輸入、輸出波形對應(yīng)邊上等于最大幅度50%的兩點(diǎn)時間間隔來確定的， 如圖所示。tpd為tPLH和tPHL的平均值： 通常，TTL門的tpd在340

15、ns之間。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究圖 2.3-4 TTL與非門的平均延遲時間 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究(7) 空載功耗。 輸出端不接負(fù)載時，門電路消耗的功率叫空載功耗。 動態(tài)功耗是門電路的輸出狀態(tài)由UOH變?yōu)閁OL(或相反)時， 門電路消耗的功率。 靜態(tài)功耗是門電路的輸出狀態(tài)不變時，門電路消耗的功率。靜態(tài)功耗又分為截止功耗和導(dǎo)通功耗。 截止功耗POFF是門輸出高電平時消耗的功率；導(dǎo)通功耗PON是門輸出低電平時消耗的功率。導(dǎo)通功耗大于截止功耗。 作為門電路的功耗指標(biāo)通常是指空載導(dǎo)通功耗。TTL門的功耗范圍為122 mW。邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究(8)

16、功耗延遲積M。 門的平均延遲時間tpd和空載導(dǎo)通功耗PON的乘積叫功耗延遲積或功耗速度積，也叫品質(zhì)因數(shù)， 簡稱pd積。記作MM=PONtpd若PON的單位是mW，tpd的單位是ns，則M的單位是pJ(微微焦耳)。M是全面衡量一個門電路品質(zhì)的重要指標(biāo)。M越小， 其品質(zhì)越高。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究74系列TTL與非門的傳輸延遲時間tpd和功耗PON 產(chǎn)品型號 傳輸延遲時間tpd/ns 功耗PON/mW 產(chǎn)品名稱的意義74001010標(biāo)準(zhǔn)TTL74H00622高速TTL74L00331低功耗TTL74S00319肖特基TTL74LS009.52低功耗肖特基TTL74ALS003.5

17、1.3先進(jìn)低功耗肖特基TTL74AS0038先進(jìn)肖特基TTL邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2. 4 集電極開路與非門 問題提出的背景: 輸出端不能直接和地線或電源線(+5 V)相連。當(dāng)輸出端與地短路時，會造成V3、V4管的電流過大而損壞；當(dāng)輸出端與+5 V電源線短接時，V5管會因電流過大而損壞。 兩個TTL門的輸出端不能直接并接(線與)在一起。當(dāng)兩個門并接時，若一個門輸出為高電平，另一個門輸出低電平，就會有一個很大的電流從截止門的V4管流到導(dǎo)通門的V5管(見圖2.4-1)。這個電流會使導(dǎo)通門的輸出低電平抬高，且使功耗過大而損壞。 集電極開路門和三態(tài)門是允許線與邏輯及線或邏輯。 邏輯門電

18、路開關(guān)特性、邏輯和實(shí)際問題研究圖 2.4-1 TTL門輸出端并聯(lián)情況 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 1. 集電極開路門 集電極開路門又稱OC(Open Collector)門，其電路及符號如圖所示。 圖 2.4-2 OC門電路 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究圖 2.4-3 OC門線與邏輯OC門的輸出端可以直接并接問題:RL的選取?邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 外接上拉電阻RL的選取應(yīng)保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值UOLmax。 推導(dǎo)方法:用n個OC門線與,驅(qū)動m個TTL與非門負(fù)載 分兩種情況:前級門均輸

19、出高電平 VoH 前級門有一個輸出低電平 VoL (最不利情況) 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究圖 2.4-4 外接上拉電阻RL的選取 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究前級門均輸出高電平 VoH:Vcc-VoH=IR RL IR =nIoH+pIiH 其中p是負(fù)載門輸入端個數(shù)RL = Vcc-VoH nIoH+pIiH RLmax = Vcc-VoHmin nIoH+pIiH 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究前級門有一個輸出低電平 VoL: Vcc-VoL=IR RL IR =IoL+m Iis 其中Iis是負(fù)載門輸入短路電流 RL = Vcc-VoL IoL+m Iis

20、RLmin= Vcc-VoLmax IoL+m Iis 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 Vcc-VoHmin RL UTN,故V1導(dǎo)通； V2的UGB2=-UDD UTP, 故V2也導(dǎo)通。所以此時在V1和V2的“漏 - 源”之間同時產(chǎn)生導(dǎo)電溝道，使輸入端與輸出端之間形成導(dǎo)電通路，相當(dāng)于開關(guān)接通。當(dāng)C=0，C=UDD時，V1的UGB1=0 UTP，故V2也不能產(chǎn)生導(dǎo)電溝道。所以， 在這種情況下，輸入端與輸出端之間呈現(xiàn)高阻抗?fàn)顟B(tài)， 相當(dāng)于開關(guān)斷開。邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究注意：由于V1、V2管的結(jié)構(gòu)形式是對稱的，即漏極和源極可互換使用，因而CMOS傳輸門屬于雙向器件，它的輸入

21、端和輸出端也可以互易使用。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究 傳輸門的一個重要用途模擬開關(guān)可以用來傳輸連續(xù)變化的模擬電壓信號。 模擬開關(guān)的基本電路由CMOS傳輸門和一個CMOS反相器組成，如圖所示。當(dāng)C=1時，開關(guān)接通，C=0時，開關(guān)斷開，因此只要一個控制電壓即可工作。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。 (a) 電路結(jié)構(gòu)； (b) 邏輯符號 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究CMOS邏輯門系列產(chǎn)品：CMOS邏輯門器件有三大系列： 4000系列。 74C系列。 硅-氧化鋁系列。 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究表 ： 4000B系列部分器件 編 號 說 明 CD4001

22、B CD4002B CD4011B CD4012B CD4030B CD4050B CD4066B CD4069B CD4085B 四2輸入或非門 二4輸入或非門 四2輸入與非門 二4輸入與非門 四2輸入異或門 六緩沖器 六雙向模擬開關(guān) 六反相器二2-2與或非門 邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究表 ： 各系列CMOS電路的技術(shù)參數(shù)邏輯系列 電源電壓/V 功耗/mW每門 傳輸延遲/ns每門 4000B 74HC/HCT 74AC/ACT 318 26 26 2.51.20.925100105邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2.8 NMOS邏輯門電路(簡介)邏輯門電路開關(guān)特性、邏輯和實(shí)

23、際問題研究2.9 集成門電路使用中的實(shí)際問題1. 多余輸入端的處理 (1) TTL門 TTL門的輸入端懸空，相當(dāng)于輸入高電平。為防止引入干擾，通常不允許其輸入端懸空。對于與門和與非門的多余輸入端，可以使其輸入高電平。具體措施是將其通過電阻R(約幾千歐)接+UCC，或者通過大于2 k的電阻接地。也可以和有用輸入端并聯(lián)連接。邏輯門電路開關(guān)特性、邏輯和實(shí)際問題研究2. TTL電路與CMOS電路的接口 TTL電路和CMOS電路接口時，無論是用TTL電路驅(qū)動CMOS電路還是用CMOS電路驅(qū)動TTL電路，驅(qū)動門都必須為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動電流。1) 用TTL電路驅(qū)動CMOS電路 當(dāng)用TTL電路驅(qū)動4000