微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)

1、1 微處理器的功能與構(gòu)成2 指令系統(tǒng)（格式、類型、尋址方式）3 幾種典型微處理器體系結(jié)構(gòu)第三章 微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)CPU簡(jiǎn)化模型Temp寄存器組控制部件IRAB bufferDB bufferPCALU3.1 CPU功能和構(gòu)成處理器的基本功能 取指令 根據(jù)程序計(jì)數(shù)器PC中的值，從存儲(chǔ)器讀出現(xiàn)行指令,送到指令寄存器IR，然后PC自動(dòng)加1指向下一條指令。 分析指令(譯碼/解碼) 將IR中的指令操作碼譯碼，分析其指令性質(zhì)。如指令要求操作數(shù)，則尋找操作數(shù)地址。執(zhí)行指令 取出操作數(shù)，執(zhí)行指令規(guī)定的操作。根據(jù)指令不同還可能寫入操作結(jié)果。協(xié)調(diào)和控制計(jì)算機(jī)各部件，執(zhí)行指令序列 指令譯碼、執(zhí)行 算數(shù)和邏

2、輯運(yùn)算 與存儲(chǔ)器和外設(shè)交換數(shù)據(jù) 提供系統(tǒng)所需控制 CPU功能數(shù)據(jù)通路控制器CPU主存儲(chǔ)器輸入/輸出 處理器基本功能結(jié)構(gòu)數(shù)據(jù)通路通用寄存器R 累加器ACC 程序計(jì)數(shù)器PC 指令寄存器IR 狀態(tài)標(biāo)志寄存器FR 地址寄存器MAR 數(shù)據(jù)緩沖器MBR ALU ALU總線基本的二進(jìn)制算術(shù)、邏輯及移位運(yùn)算；根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)/借位、溢出等） 控制器指令譯碼微命令序列控制邏輯時(shí)序+控制電平指令地址計(jì)算取指令指令譯碼計(jì)算操作數(shù)地址取操作數(shù)運(yùn)算計(jì)算操作數(shù)地址存操作數(shù) 3.2 處理器設(shè)計(jì)指令系統(tǒng)硬件軟件硬件功能設(shè)置相應(yīng)指令（格式、類型、尋址方式）配置譯碼邏輯（安排時(shí)序、微命令序列）配置數(shù)據(jù)通路（ALU、寄

3、存器）確定總體結(jié)構(gòu)（總線設(shè)計(jì)）指令系統(tǒng)控制器設(shè)計(jì) 設(shè)計(jì)步驟生成中央時(shí)鐘信號(hào)生成執(zhí)行基本指令周期所需的控制信號(hào)響應(yīng)中斷或異常事件請(qǐng)求 控制器設(shè)計(jì)時(shí)序控制部件：脈沖源+分頻邏輯；用以產(chǎn)生各種系統(tǒng)所需的、滿足時(shí)序要求的時(shí)鐘信號(hào)現(xiàn)代控制器設(shè)計(jì)趨勢(shì): 采用非集中控制模式，I/O和M擁有各自的控制器，從而變?yōu)樽灾鞯墓δ懿考?I/O和M采用異步控制。 按照微控制命令的形成方式，控制器可分為隨機(jī)邏輯和微程序兩種基本類型。 隨機(jī)邏輯體系針對(duì)CPU中控制器邏輯由硬件邏輯實(shí)現(xiàn)指令集結(jié)構(gòu)優(yōu)化指令結(jié)構(gòu)，以減小硬件邏輯復(fù)雜度可通過(guò)簡(jiǎn)化指令減少所使用的門電路總數(shù)從而減少制造費(fèi)用。指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密切聯(lián)系

4、， 設(shè)計(jì)過(guò)程復(fù)雜。重用性差，設(shè)計(jì)成果很少能再利用到以后的新CPU設(shè)計(jì)中。適用于較簡(jiǎn)單的指令集結(jié)構(gòu)。 程序計(jì)數(shù)器的值經(jīng)MUX送到存儲(chǔ)器； 存儲(chǔ)器送回的指令寫入指令寄存器； 程序計(jì)數(shù)器加1后回寫； 寄存器堆中的某個(gè)地址寄存器通過(guò)MUX尋址存儲(chǔ)器，獲得ALU的一個(gè)操作數(shù)； 另一個(gè)操作數(shù)來(lái)自于寄存器堆中的數(shù)據(jù)寄存器； ALU的結(jié)果值被回寫入寄存器堆。指令集結(jié)構(gòu)驅(qū)動(dòng)硬件的邏輯方程 定義所需的指令集結(jié)構(gòu)； 根據(jù)指令集決定硬件邏輯及狀態(tài)機(jī)；硬件邏輯方程反饋到指令集結(jié)構(gòu) 對(duì)指令集結(jié)構(gòu)做必要的修改和優(yōu)化； 最大限度地減少邏輯復(fù)雜度；隨機(jī)邏輯CPU的設(shè)計(jì)步驟指令集結(jié)構(gòu) 硬件邏輯方程 微碼體系指令由若干微指令組成，

5、每條指令對(duì)應(yīng)一組微指令（微碼），對(duì)指令的譯碼從硬件邏輯設(shè)計(jì)變成設(shè)計(jì)微指令（軟件）。指令微碼控制邏輯由于在指令和控制邏輯中間增加“微碼”對(duì)指令的解釋更靈活修改指令集不需要重新設(shè)計(jì)硬件芯片的紕漏可能通過(guò)微碼修復(fù)“微碼補(bǔ)丁”適用復(fù)雜指令，減少指令數(shù)，提高讀取指令速度指令集與硬件邏輯設(shè)計(jì)分離pcdecode微碼ROMIR每個(gè)指令周期開始將存儲(chǔ)器中的指令寫入IR指令譯碼，確定執(zhí)行這條指令的微碼程序在微碼ROM的起始地址，將這個(gè)地址寫入pcpc通過(guò)尋址微碼ROM，得到微碼，寫入IRIR譯碼后通過(guò)控制線向機(jī)器提供控制信號(hào)pc地址加1得到下一條微指令地址，重復(fù)上述過(guò)程，直到該指令的整個(gè)微碼程序結(jié)束IR指令微控

6、制譯碼+1pcdecodeMicrocodeROMIRdecodeRegister FileTempALUResultPCMemoryIR基本時(shí)鐘周期存儲(chǔ)器讀寄存器讀存儲(chǔ)器寫寄存器寫數(shù)據(jù)通路微指令涉及的控制信息微操作所需的數(shù)/地址微操作執(zhí)行的算術(shù)邏輯功能存儲(chǔ)器讀寫操作控制多路分支的邏輯條件下一個(gè)微地址微碼結(jié)構(gòu)與隨機(jī)邏輯結(jié)構(gòu)比較隨機(jī)邏輯結(jié)構(gòu)微碼結(jié)構(gòu)硬件設(shè)計(jì)與指令集同步設(shè)計(jì)、優(yōu)化指令集設(shè)計(jì)不影響硬件性能比較邏輯硬布線，速度快，缺乏靈活性；適用于簡(jiǎn)單指令集需微碼控制邏輯，開銷大；靈活好，適應(yīng)復(fù)雜類型指令，減少指令數(shù)量一條指令一個(gè)微程序（一組微指令）多個(gè)微操作（微控制）IR譯碼IR譯碼3.3 指令系統(tǒng)

7、設(shè)計(jì) 機(jī)器指令要素操作碼(operation code，opcode)：需要完成的操作源操作數(shù) (source operand reference)：操作所需的輸入結(jié)果操作數(shù) (result operand reference)：操作產(chǎn)生的結(jié)果下一條指令引用 (next instruction reference)：告訴CPU到哪里取下一條指令。操作數(shù)可以位于指令(常量) 寄存器(提供寄存器編號(hào))主存或虛存(提供地址) I/O設(shè)備(提供接口地址) 操作數(shù) 指令類型 數(shù)據(jù)傳送 數(shù)據(jù)從源復(fù)制到目的MOVE PUSH /POPLOAD/STORE 算數(shù)邏輯運(yùn)算 基本算數(shù)運(yùn)算和比特位操作ADD/SUB

8、/MUL/DIV AND/OR/NOTSHIFT BIT 控制轉(zhuǎn)移 改變指令執(zhí)行順序BRANCE JUMP 指令格式操作碼操作數(shù)1操作數(shù)2將要執(zhí)行的操作源、目的操作數(shù)存放的位置（R-M-I/O）數(shù)據(jù)類型立即數(shù)或位移量其它附加信息尋址方式操作數(shù)由指令直接給出：立即數(shù)尋址 操作數(shù)存放在寄存器中：寄存器尋址 操作數(shù)存放在存儲(chǔ)器中：存儲(chǔ)器尋址。指令中給出操作數(shù)所在的有效地址。MOV R1,R0MOV R0,#100尋找操作數(shù)的來(lái)源的方式稱為尋址方式。1 存儲(chǔ)器直接尋址直接給出操作數(shù)存儲(chǔ)地址 ADD Rd Rs1 addrADD Rd,Rs1,(addr) ;Rd(Rs1)+memaddr2 寄存器間接

9、尋址寄存器內(nèi)容代表操作數(shù)存儲(chǔ)地址 ADD Rd Rs1 Rs2ADD Rd,Rs1,(Rs2) ;Rd(Rs1)+mem(Rs2)ADD Rd,Rs1,(Rs) ;Rd(Rs1)+memmem(Rs)3 存儲(chǔ)器間接尋址存儲(chǔ)器內(nèi)容代表操作數(shù)存儲(chǔ)地址 ADD Rd Rs1 Rs(Rs)(m2)ADD Rd,Rs1,(Rs)m2n ADD Rd Rs1 Rs immADD Rd,Rs1,Astart(Rs) ;Rd(Rs1)+mem(Rs)+Astart4 位移量尋址寄存器內(nèi)容+位移量代表操作數(shù)存儲(chǔ)地址ADD Rd,Rs1, Astart(Rs)A0A1A2A3Astart(Rs)+Astart A

10、DD Rd Rs1 Rs RxADD Rd,Rs1,(Rs)+(Rx) ;Rd(Rs1)+mem(Rs)+(Rx)5 指數(shù)尋址基址寄存器+指數(shù)寄存器之和代表操作數(shù)存儲(chǔ)地址ADD Rd,Rs1, (Rs)+(Rx)A0A1A2A3(Rs)(Rs)+(Rx)6 自增和自減尋址堆棧指針表示棧頂?shù)刂稰USH:STORE -SP,Rs ; SP(SP-d), mem(SP)(Rs)入棧出棧DnDn-1POP:LOAD Rd,SP+ ; Rdmem(SP), SP(SP)+d棧頂SP新棧頂 ADD Rd Rs1 Rs Rx immADD Rd,Rs1, Astart(Rs)(Rx) ;Rd(Rs1)+me

11、mAstart+(Rs)+(Rx)d7 比例尺尋址基址寄存器+指數(shù)寄存器+位移量=操作數(shù)存儲(chǔ)地址ADD Rd,Rs1, (Rs)+(Rx)A0A1A2A3(Rs)Astar+(Rs)+(Rx)xdd Byte PC相對(duì)尋址轉(zhuǎn)移到目標(biāo) JUMP immJUMP label ;PClabel=(PC)+immlabel為目標(biāo)地址（絕對(duì)地址），譯碼時(shí)根據(jù)PC當(dāng)前值（該指令的下一條指令地址）和label 計(jì)算出imm（相對(duì)偏移量）。imm可正可負(fù)（補(bǔ)碼表示）。3.4 指令流水線使用流水線技術(shù)重疊執(zhí)行指令，提高吞吐量寄存器300ps20ps100ps100ps100ps20ps20ps20ps非流水線

12、延遲320ps吞吐量3.12GIPS三段流水線 延遲360ps吞吐量8.33GIPSabcabc 指令流水線基本要求流水線各段操作相互獨(dú)立，各段操作所需部件不產(chǎn)生沖突；流水線各段通過(guò)公共時(shí)鐘實(shí)現(xiàn)同步操作，各段操作時(shí)長(zhǎng)盡量相等。abacdef20ps50ps時(shí)鐘延遲420ps 吞吐量 1/（50+20）=14.29GIPSabc50ps150ps100psabcI1I2I3I3I2I1時(shí)鐘abcI4I3I2時(shí)鐘I1輸出I1I2I3I4依靠時(shí)鐘同步驅(qū)動(dòng)寄存器控制流水線各個(gè)階段 流水線體系的性能考察執(zhí)行N條指令的時(shí)間（從第一條開始直到最后一條完成，m級(jí)流水深度，每級(jí)時(shí)長(zhǎng)t）T流水=mt+(N-1) tN(N-1) t 執(zhí)行N條指令非流水線結(jié)構(gòu)所用時(shí)間Tu=Nmt 加速比=Tu/ T流水=Nm/(m+N-1)吞吐量(throughput) 流水線與微碼結(jié)構(gòu)比較微碼結(jié)構(gòu)流水線結(jié)構(gòu)指令集要求可以任意復(fù)雜簡(jiǎn)單，歸1指令執(zhí)行各微指令串行執(zhí)行并行執(zhí)行提高性能手段減少存儲(chǔ)器讀（軟件方式）增加硬件特性（超流水線、超標(biāo)量） 比較下列操作在微碼CPU和流水線CPU中的執(zhí)行情況：Mem(Reg 1)+Mem(Reg 2)Reg 38086內(nèi)部結(jié)