彭啟琮-DSP技術(shù)2-DSP的硬件結(jié)構(gòu)

1、第二章DSP的硬件結(jié)構(gòu)DSP的硬件結(jié)構(gòu) DSP的硬件結(jié)構(gòu)，大體上與通用的微處理器相類似，由CPU、存儲器、總線、外設(shè)、接口、時鐘等部分組成，但又有其鮮明的特點(diǎn)。Von Neuman結(jié)構(gòu)與Harvard結(jié)構(gòu)Harvard結(jié)構(gòu) 程序與數(shù)據(jù)存儲空間分開，各有獨(dú)立的地址總線和數(shù)據(jù)總線，取指和讀數(shù)可以同時進(jìn)行，從而提高速度，目前的水平已達(dá)到90億次浮點(diǎn)運(yùn)算/秒（9000MFLOPS） MIPS-Million Instruction Per Second MFLOPS-Million Floating Operation Per Second流水操作（pipeline）獨(dú)立的硬件乘法器 在卷積、數(shù)字濾波

2、、FFT、相關(guān)、矩陣運(yùn)算等算法中，都有 A（k）B（nk）一類的運(yùn)算，大量重復(fù)乘法和累加通用計算機(jī)的乘法用軟件實現(xiàn)，用若干個機(jī)器周期。DSP有硬件乘法器，用MAC指令（取數(shù)、乘法、累加）在單周期內(nèi)完成。獨(dú)立的DMA總線和控制器 有一組或多組獨(dú)立的DMA總線，與CPU的程序、數(shù)據(jù)總線并行工作，在不影響CPU工作的條件下，DMA速度目前已達(dá)800Mbyte/sCPU通用微處理器的CPU由ALU和CU組成，其算術(shù)運(yùn)算和邏輯運(yùn)算通過軟件來實現(xiàn)，如加法需要10個機(jī)器周期，乘法是一系列的移位和加法，需要數(shù)十個機(jī)器周期。DSP的CPU設(shè)置硬件乘法器，可以在單周期內(nèi)完成乘法和累加TMS320C2xx的CPU（

3、部分）硬件乘法器CALU（中心算術(shù)邏輯單元）移位通用微處理器的移位，每調(diào)用一次移位指令移動1-bitDSP可以在一個機(jī)器周期內(nèi)左移或右移多個bit，可以用來對數(shù)字定標(biāo)，使之放大或縮小，以保證精度和防止溢出；還可以用來作定點(diǎn)數(shù)和浮點(diǎn)數(shù)之間的轉(zhuǎn)換溢出通用CPU中，溢出發(fā)生后，設(shè)置溢出標(biāo)志，不帶符號位時回繞，帶符號位時反相，帶來很大的誤差DSP把移位輸出的最高位（MSB）存放在一個位檢測狀態(tài)寄存器中，檢測到MSB=1時，就通知下一次會發(fā)生溢出，可以采取措施防止數(shù)據(jù)地址發(fā)生器（DAG）在通用CPU中，數(shù)據(jù)地址的產(chǎn)生和數(shù)據(jù)的處理都由ALU來完成在DSP中，設(shè)置了專門的數(shù)據(jù)地址發(fā)生器（實際上是專門的ALU

4、），來產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公共ALU的時間 TMS320C2xx的片內(nèi)存儲器及總線外設(shè)（peripherals）時鐘發(fā)生器（振蕩器與PLL）定時器（Timer）軟件可編程等待狀態(tài)發(fā)生器通用I/O同步串口（SSP）與異步串口（ASP）JTAG掃描邏輯電路（IEEE 1149.1標(biāo)準(zhǔn)) 便于對DSP作片上的在線仿真和多DSP條件下的調(diào)試ALUArithmetic Logic Unit (ALU)16-bit immediate value16-bit word from data memory16-bit value in the temporary register, TTwo 16-bi

5、t words from data memory32-bit word from data memory40-bit word from either accumulatorMultiplier/AdderCompare, Select, and Store Unit (CSSU)ADSP2100MOTOROLA DSP56002Lucent DSP1628Lucent DSP1600 core特點(diǎn)在數(shù)字蜂房電話等應(yīng)用中，其位操作單元支持很高的編碼效率，糾錯協(xié)處理器支持信道均衡與編碼。片內(nèi)可編程鎖相環(huán)（ PLL）時鐘合成器。2.7 V 電壓工作，19.2 ns 及 12.5 ns 指令周期。片

6、內(nèi)6 KW雙口 RAM，48 KWROM定點(diǎn)DSP與浮點(diǎn)DSP浮點(diǎn)格式用指數(shù)形式表示，其動態(tài)范圍比用小數(shù)形式表示的定點(diǎn)格式要大得多，定點(diǎn)DSP中經(jīng)常要考慮的溢出問題，在浮點(diǎn)DSP中基本上可以不考慮為了保證底數(shù)的精度，浮點(diǎn)DSP基本上作成32-bit的，其總線、寄存器、存儲器等的寬度也相應(yīng)是32-bit的浮點(diǎn)DSP的速度更快，尤其是作浮點(diǎn)運(yùn)算浮點(diǎn)DSP的價格高，開發(fā)難度也更大多處理器接口 TMS320C40有6個8-bit的接口，使多個處理器可以很方便的并行或串行工作，ADI公司的ADSP21160也有類似的接口 ADSP-21160 的通信口TMS320C30 60ns單周期指令執(zhí)行時間 33

7、.3MFLOPS 16.7MIPS片內(nèi)4Kx32bit 單周期內(nèi)可訪問兩次的ROM 兩個1Kx32bit 單周期內(nèi)可訪問兩次的RAM 64x32bit指令CacheTMS320C30 指令及數(shù)據(jù)字長32bit,地址寬度24bit (16M尋址空間) 40/32bit 浮點(diǎn)/整數(shù)乘法器及ALU 8個以40bit擴(kuò)展精度寄存器為基礎(chǔ)的Acc 32bit桶形移位器 2個地址發(fā)生器,8個輔助寄存器和 2個輔助寄存器計算單元 片內(nèi)DMA控制器,使I/O與CPU并行工作TMS320C30 單周期內(nèi)并行的ALU及乘法指令零開銷循環(huán),單周期分支 兩個外部接口 兩個串口支持8/16/32bit數(shù)據(jù)傳輸 兩個32

8、bit定時器 封裝: 181腳PGA 工藝: 1m CMOSLucent DSP32C100MHz, 10ns 指令周期峰值 600MFLOPS ，連續(xù) 400 MFLOPS4 Mbit 片內(nèi)雙口 SRAM ，由核處理器、主機(jī)或DMA獨(dú)立訪問DMA 控制器支持:14 個零開銷 DMA 通道，64 bit 后臺 DMA 傳輸, 與全速運(yùn)行的處理器并行特點(diǎn)特點(diǎn)700Mbytes/s IO速率4GW 片外尋址能力6個連接口，作多處理器應(yīng)用2個50Mb/s串口支持獨(dú)立的發(fā)送與接收，并支持T1與E1接口TMS320C6701TMS320C6x CPUL Unit (Logic)32/40-bit fix

9、ed point arithmetic and compare operations32/64-bit floating point arithmetic and compare operations(IEEE single and double precision)32-bit fixed point logical operationsFixed/floating point conversions64 to 32-bit floating point conversionsTMS320C6x CPUS Unit (Shifting)32-bit fixed point arithmeti

10、c operations32/40-bit shifts and 32-bit bit-fieldoperationsBranching and constant generation32/64-bit floating point reciprocal, absolute value, compares, and 1/sqrt operations32 to 64-bit floating point conversionsTMS320C6x CPUM Unit (Multiply)16 x 16-bit fixed point multiplies24 x 24-bit fixed point multiplies32 x 32-bit fixed point multiplies32 x 32-bit single precision floating point multiplies64 x 64-bit double precision floating point multipliesTMS320C6x CPUD Unit (Data address operation)32-bit