集成電路設(shè)計(jì)基礎(chǔ)：第六章 CMOS邏輯部件

1、第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/71數(shù)字集成電路設(shè)計(jì)基礎(chǔ)第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/72數(shù)字集成電路設(shè)計(jì)基礎(chǔ)數(shù)字邏輯等效電路模型GS/DD/S襯底襯底GS/DD/S數(shù)字邏輯行為模型MOSFET第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/73數(shù)字集成電路設(shè)計(jì)基礎(chǔ)數(shù)字邏輯等效電路模型數(shù)字邏輯行為模型倒相器VDDN型襯底P型襯底VDDRPRNVDD

2、RPRN第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/74數(shù)字集成電路設(shè)計(jì)基礎(chǔ)RR/3R/3R/3非飽和區(qū)飽和區(qū)電阻比=寬長比之倒比Y3 Y1（ W/L=Y）等效倒相器中晶體管電阻VDD上拉PMOS串聯(lián)下拉NMOS串聯(lián)第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/75數(shù)字集成電路設(shè)計(jì)基礎(chǔ)R3R？ 為保證在任何情況下，由電阻網(wǎng)絡(luò)和負(fù)載電容所決定的充放電時(shí)間，均滿足由性能指標(biāo)所決定的上升、下降時(shí)間要求，所以，要按照最壞情況進(jìn)行設(shè)計(jì)，即單支路導(dǎo)通情況。R

3、RR 因此，各并聯(lián)MOS管應(yīng)和等效倒相器對應(yīng)晶體管寬長比相同。同樣有上拉和下拉兩種情況，對應(yīng)并聯(lián)PMOS和并聯(lián)NMOS第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/76數(shù)字集成電路設(shè)計(jì)基礎(chǔ)等效倒相器中（W/L） =X；（W/L） =YNP2X2X1X1X1Y1Y2Y2Y簡單計(jì)算方法第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS與非門和或非門的結(jié)構(gòu)及設(shè)計(jì) 2022/8/77數(shù)字集成電路設(shè)計(jì)基礎(chǔ)將與非門中的N個(gè)串聯(lián)NMOS管等效為倒相器中的NMOS管，將N個(gè)并聯(lián)的PMOS管等效為倒相器中的PM

4、OS管。根據(jù)頻率要求和有關(guān)參數(shù)計(jì)算等效倒相器NMOS和PMOS的寬長比。NMOS管為串聯(lián)結(jié)構(gòu)，為保持下降時(shí)間不變，各NMOS管的等效電阻必須縮小N倍，即它們的寬長比必須是倒相器中NMOS管寬長比的N倍。為保證在只有一個(gè)PMOS晶體管導(dǎo)通的情況下，仍能獲得所需的上升時(shí)間，要求各PMOS管的寬長比與倒相器中PMOS管相同。與非門設(shè)計(jì)方法（或非門類似）：第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/78數(shù)字集成電路設(shè)計(jì)基礎(chǔ)W/L=Y1/31/31/33Y3Y3Y6Y6Y6Y4Y4Y2Y4Y4Y4Y1/41/41/41/41/21/2=差別：2

5、7Y 22Y串并結(jié)構(gòu)：第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/79數(shù)字集成電路設(shè)計(jì)基礎(chǔ)將下拉網(wǎng)絡(luò)（NMOS管）等效為倒相器中的NMOS管，將上拉網(wǎng)絡(luò)（PMOS管）等效為倒相器中的PMOS管。根據(jù)頻率要求和有關(guān)參數(shù)計(jì)算等效倒相器NMOS和PMOS的寬長比。對于串聯(lián)網(wǎng)絡(luò)結(jié)構(gòu)，為保持時(shí)間常數(shù)不變，串聯(lián)網(wǎng)絡(luò)各單元的等效電阻必須縮小N倍，即它們的等效寬長比必須是倒相器中對應(yīng)晶體管寬長比的N倍。對于并聯(lián)網(wǎng)絡(luò)結(jié)構(gòu)，為保證在只有一個(gè)并聯(lián)支路導(dǎo)通的情況下，仍能獲得所需的電阻，要求各并聯(lián)支路等效晶體管寬長比與倒相器中對應(yīng)晶體管相同。對于串聯(lián)網(wǎng)絡(luò)結(jié)構(gòu)中

6、的局部并聯(lián)結(jié)構(gòu)，每個(gè)并聯(lián)支路的等效晶體管寬長比與串聯(lián)網(wǎng)絡(luò)單元的等效晶體管相同。復(fù)雜網(wǎng)絡(luò)設(shè)計(jì)方法：第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/710數(shù)字集成電路設(shè)計(jì)基礎(chǔ)邏輯行為：OUTABCDEFVDDOUTABCDEF或-與-或-與-非與-或-與-或-非？第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/711數(shù)字集成電路設(shè)計(jì)基礎(chǔ)CMOS與或非門第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/712數(shù)字集成電路設(shè)計(jì)基礎(chǔ)CMOS

7、或與非門第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/713數(shù)字集成電路設(shè)計(jì)基礎(chǔ)異或門 第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/714數(shù)字集成電路設(shè)計(jì)基礎(chǔ)同或門（異或非門）12個(gè)晶體管10個(gè)晶體管第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/715數(shù)字集成電路設(shè)計(jì)基礎(chǔ)CMOS傳輸門為什么PMOS位于邏輯電路的上部，NMOS位于邏輯電路的下部，想過嗎？NMOS傳輸門和PMOS傳輸門第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/716數(shù)字集成電路設(shè)計(jì)基礎(chǔ)三態(tài)門相同的資源，有什么優(yōu)點(diǎn)？第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心其他CMOS邏輯門 2022/8/717數(shù)字集成電路設(shè)計(jì)基礎(chǔ)Z = （A （B C+E）+D F）（G+H）第六章 CMOS邏輯部件電子科學(xué)與技術(shù)系超大規(guī)模集成電路與系統(tǒng)研究中心CMOS D觸發(fā)器 2022/8/718數(shù)字集成電路設(shè)計(jì)基礎(chǔ)第六章