CMOS模擬集成電路設(shè)計(jì)-ch4差動(dòng)放大器

1、CMOS模擬集成電路設(shè)計(jì)差動(dòng)放大器8/12/20221提綱1、單端與差動(dòng)的工作方式2、基本差動(dòng)對(duì)3、共模響應(yīng)4、MOS為負(fù)載的差動(dòng)對(duì)8/12/202221、單端與差動(dòng)的工作方式差動(dòng)信號(hào)定義為兩個(gè)結(jié)點(diǎn)電位之差，且這兩個(gè)結(jié)點(diǎn)的電位相對(duì)于某一固定電位大小相等，極性相反，結(jié)點(diǎn)的阻抗也必須相等。差動(dòng)工作方式優(yōu)點(diǎn)：抑制共模噪聲增大了可得到的最大電壓擺幅偏置電路相對(duì)簡單線性對(duì)相對(duì)高8/12/20223單端與差動(dòng)的工作方式2、基本差動(dòng)對(duì)2.0差動(dòng)電路的理解偏置電流、輸出均受Vin,CM的影響！8/12/202242、基本差動(dòng)對(duì)“差動(dòng)對(duì)”ID1+ID2不依賴Vin,CM當(dāng)Vin1=Vin2時(shí), ID1+ID2=

2、ISS/2，輸出共模為VDD-RDISS/28/12/202252、基本差動(dòng)對(duì)2.1 定性分析差模特性（假定Vin1-Vin2 從-變化到+ ）Vin1比Vin2更負(fù)，M1截止，M2導(dǎo)通，ID2=ISS，因此Vout1=VDD, Vout2=VDD-RDISSVin1逐漸增大，M1開始導(dǎo)通，Vout1減小，由于ID1+ID2=ISS，M2流經(jīng)的電流減小，Vout2增大；當(dāng)Vin1=Vin2 時(shí)，Vout1=Vout2=VDD-RDISS/2。當(dāng)Vin1比Vin2更正時(shí)，差動(dòng)對(duì)兩側(cè)情況正好與上述情況相反。8/12/20226基本差動(dòng)對(duì)共模特性采用NMOS提供尾電流ISS，Vin,CM從0開始增加

3、。當(dāng)Vin,CM0時(shí)，ID1=ID2=ID3=0Vin,CM增加，M3導(dǎo)通，處于三極管區(qū)；當(dāng)Vin,CM足夠大時(shí)，M3進(jìn)入飽和區(qū)，因此電路正常工作狀態(tài)應(yīng)滿足Vin,CMVGS1+(VGS3-VTH3)Vin,CM進(jìn)一步增加， 當(dāng)Vin,CMVout1+VTH， M1和M2進(jìn)入三極管區(qū)因此， Vin,CM允許的范圍8/12/20227基本差動(dòng)對(duì)2.2 定量分析大信號(hào)分析如果RD1=RD2=RD，則Vout1-Vout2=RD(ID2-ID1)，可以用Vin1和Vin2計(jì)算出ID2和ID1（假設(shè)電路是對(duì)稱的，且M1和M2均處于飽和區(qū)，且忽略二級(jí)效應(yīng)）討論：當(dāng)Vin= Vin1- Vin2=0， I

4、D= ID1- ID2=0; 當(dāng)|Vin |從0開始增大， |ID |也增大；等價(jià)Gm為8/12/20228基本差動(dòng)對(duì)討論（續(xù)）當(dāng)Vin= 0時(shí)，Gm最大因此，當(dāng)Vin超過某一限定值（Vin1）時(shí) ，所有ISS電流流經(jīng)一個(gè)晶體管，而另一個(gè)晶體管截止（忽略亞閾值導(dǎo)通）， Vin1 實(shí)際上也是電路可以“處理”的最大差模輸入。8/12/20229基本差動(dòng)對(duì)2.2 定量分析小信號(hào)分析方法一（疊加法）令Vin2=0, 求Vin1對(duì)X結(jié)點(diǎn)的影響：電路等效為M1管構(gòu)成的帶有負(fù)反饋電阻的共源級(jí)Rs1/gm2忽略二級(jí)效應(yīng)8/12/202210基本差動(dòng)對(duì)令Vin2 =0, 求Vin1對(duì)Y結(jié)點(diǎn)的影響：先利用戴維南定

5、理處理M1管和Vin1，VT= Vin1,RT=1/gm1；則電路等效為共柵級(jí)形式忽略二級(jí)效應(yīng)8/12/202211基本差動(dòng)對(duì)只施加Vin1時(shí)總的電壓增益為整理，同理，可以得到只施加Vin2時(shí)總的電壓增益為應(yīng)用疊加法，得到8/12/202212基本差動(dòng)對(duì)方法二（半邊電路）輔助定理：考慮圖中所示的對(duì)稱電路，其中D1和D2代表任何三端有源器件。假設(shè)Vin1從V0變化到V0+ Vin， Vin2從V0變化到V0-Vin，那么，如果電路仍保持線性，則Vp值保持不變。假定0。輔助定理說明了P點(diǎn)可以認(rèn)為是“交流地”，即“虛地”。8/12/202213基本差動(dòng)對(duì)利用P點(diǎn)虛地（交流地）的特點(diǎn)，電路可等效為兩個(gè)

6、獨(dú)立的部分，即“半邊電路”概念。8/12/202214基本差動(dòng)對(duì)如果兩個(gè)差動(dòng)對(duì)的輸入信號(hào)不是全差動(dòng)的，可以將此任意信號(hào)表示為差模分量和共模分量。差模增益：若ISS是理想電流源，共模增益為0；如果考慮溝道長度調(diào)制效應(yīng)，請(qǐng)同學(xué)們課后計(jì)算差動(dòng)增益。（例4.4和4.5）8/12/202215基本差動(dòng)對(duì)3、共模響應(yīng)差動(dòng)電路對(duì)共模擾動(dòng)影響具有抑制作用，理想差動(dòng)電路的共模增益為0；實(shí)際上，電路既不可能完全對(duì)稱，電流源的輸出電阻也不可能為無窮大，結(jié)果，共模輸入的變化會(huì)或多或少傳遞到輸出上。8/12/202216共模響應(yīng)電流源具有有限電阻的差動(dòng)對(duì)的共模增益： 電路等效為帶源級(jí)負(fù)反饋的共源級(jí)電路忽略二級(jí)效應(yīng)，此時(shí)

7、，共模增益為：8/12/202217共模響應(yīng)電路不對(duì)稱且尾電流源的輸出電阻為有限值時(shí)，輸入共模電壓變化對(duì)電路的影響：電路不對(duì)稱情況1：RD1=RD，RD2=RD+RD，當(dāng)輸入端共模發(fā)生變化，VX、VY的變化不相等，輸出端產(chǎn)生了一個(gè)差動(dòng)成分。8/12/202218共模響應(yīng)電路不對(duì)稱情況2：M1和M2不匹配，導(dǎo)致流經(jīng)兩個(gè)晶體管的電流稍微不同，因而跨導(dǎo)不同，由此可得：得到輸出電壓輸出端的差動(dòng)分量：共模到差模轉(zhuǎn)換的增益8/12/202219共模響應(yīng)總之，差動(dòng)對(duì)的共模響應(yīng)取決于尾電流源的輸出電阻和電路的不對(duì)稱性，表現(xiàn)的兩方面的影響：對(duì)稱電路的輸出共模電平變化；輸入共模電壓變化在輸出端產(chǎn)生差模分量?！肮材Ｒ种票取保–MRR）8/12/202220共模響應(yīng)4、MOS為負(fù)載的差動(dòng)對(duì)類似單級(jí)放大器，差動(dòng)對(duì)的負(fù)載也可以采用二極管連接的MOS或者電流源作負(fù)載。二極管連接的MOS作負(fù)載（忽略體效應(yīng)）8/12/202221MOS為負(fù)載的