國產(chǎn)EDA披荊斬棘乘風(fēng)崛起

1、圖 56：國微思爾芯驗(yàn)證云服務(wù)模式 40圖 57：芯華章發(fā)展歷程 41一、EDA：集成電路專用設(shè)計(jì)軟件，為不可或缺核心環(huán)節(jié)1、EDA 的重要性：集成電路產(chǎn)業(yè)中不可替代首環(huán)EDA 是一種設(shè)計(jì)軟件，主要應(yīng)用于電子設(shè)計(jì)領(lǐng)域，具備設(shè)計(jì)、布線、仿真和驗(yàn)證等功能。簡單地理解，EDA（Electronic Design Automation）就是專門用來設(shè)計(jì)芯片的軟件，又因?yàn)樾酒趯?shí)際生產(chǎn)環(huán)節(jié)的試錯(cuò)成本過高，所以要求EDA 也具備強(qiáng)悍、專業(yè)的仿真和驗(yàn)證能力，從而提高芯片流片甚至生產(chǎn)環(huán)節(jié)的成功率。EDA 廣泛應(yīng)用于芯片的設(shè)計(jì)、制造、封測、封裝等多個(gè)環(huán)節(jié)，承擔(dān)著電路設(shè)計(jì)、電路驗(yàn)證和性能分析等多項(xiàng)芯片開發(fā)過程中的

2、核心工作；同時(shí)，EDA 軟件的功能復(fù)雜程度，也決定了EDA 是一種綜合了多學(xué)科知識的高精尖軟件，需要融合圖形學(xué)、計(jì)算數(shù)學(xué)、微電子學(xué)，拓?fù)溥壿媽W(xué)、材料學(xué)及人工智能等多領(lǐng)域技術(shù)，具備很高的進(jìn)入壁壘。設(shè)計(jì)是芯片產(chǎn)業(yè)的第一環(huán)，缺少 EDA 就難以進(jìn)行芯片的設(shè)計(jì)、研發(fā)和生產(chǎn)。從集成電路產(chǎn)業(yè)鏈上來看，EDA 屬于集成電路產(chǎn)業(yè)鏈上游：芯片設(shè)計(jì)廠商需要向上游采購EDA 軟件產(chǎn)品，用于芯片的設(shè)計(jì)和仿真/測試環(huán)節(jié)，而部門芯片制造廠商和封測廠商也有采購 EDA 軟件的需求，主要用于相應(yīng)部分的測試和仿真。從芯片生產(chǎn)環(huán)節(jié)上來看，EDA 是芯片生產(chǎn)的第一環(huán)：在芯片實(shí)際生產(chǎn)過程中，首先需要通過 EDA 軟件做芯片設(shè)計(jì)和仿真

3、測試，之后才能進(jìn)行流片和投產(chǎn)，EDA 軟件是芯片產(chǎn)業(yè)中不可以跳過的第一環(huán)，只有當(dāng) EDA 完成芯片設(shè)計(jì)和仿真測試之后，后續(xù)環(huán)節(jié)才能依次開展。從技術(shù)難度上來看，EDA 的門檻高、難度大，不存在替代品：現(xiàn)代化芯片產(chǎn)業(yè)是納米量級的設(shè)計(jì)和制造，早已不能由幾個(gè)世紀(jì)之前手繪的方式來完成芯片設(shè)計(jì)，而 CAD/CAE 等通用性的設(shè)計(jì)軟件也不能滿足芯片產(chǎn)業(yè)的專業(yè)性要求，缺少了 EDA 軟件的話整個(gè)芯片產(chǎn)業(yè)都將難以為繼。EDA 在芯片產(chǎn)業(yè)中位置舉足輕重，沒有 EDA 就沒有現(xiàn)代芯片產(chǎn)業(yè)可言，與此同時(shí)，一款優(yōu)秀的 EDA 軟件能在大幅提升芯片研發(fā)效率的同時(shí)降低芯片制造和封測成本，能夠顯著推動芯片行業(yè)的發(fā)展。圖 1：

4、集成電路行業(yè)產(chǎn)業(yè)鏈資料來源：華大九天，概倫電子， 整理EDA 作為集成電路領(lǐng)域的上游基礎(chǔ)工具，貫穿于集成電路設(shè)計(jì)、制造、封測等環(huán)節(jié)，是集成電路產(chǎn)業(yè)的戰(zhàn)略基礎(chǔ)支柱之一，全球 EDA 市場規(guī)模超 70 億美元，撬動規(guī)模超 3600 億的集成電路市場，產(chǎn)生的間接效益巨大。全球 EDA 市場規(guī)模穩(wěn)步增長，據(jù)賽迪智庫數(shù)據(jù)，2018-2020 年全球 EDA 市場規(guī)模由 62.2 億美元增長至 72.3 億美元，年復(fù)合增長率達(dá)到 7.81%。EDA 作為集成電路產(chǎn)業(yè)的第一環(huán)，所產(chǎn)生的間接效益遠(yuǎn)超現(xiàn)有的自身市場規(guī)模，從市場規(guī)模數(shù)據(jù)來看，EDA 產(chǎn)業(yè)能撬動 60-70 倍的集成電路行業(yè)產(chǎn)值，支撐了超 3600

5、 億美元的集成電路市場，并間接支撐了數(shù)十萬億的數(shù)字經(jīng)濟(jì)。EDA 處于自身產(chǎn)業(yè)中倒金字塔尖的位置，EDA 出現(xiàn)問題將會引起巨大的間接經(jīng)濟(jì)損失。圖 2：全球集成電路市場規(guī)模（億美元）圖 3：全球 EDA 市場規(guī)模（億美元）450040003500300025002000150010005000807070606050504040303020201010002018201920202014201520162017201820192020市場規(guī)模(億美元)-左集成電路/EDA市場規(guī)模倍數(shù)-右資料來源：WSTS，華大九天招股書， 資料來源：賽迪智庫，華大九天招股書， 我國 EDA 市場發(fā)展速度遠(yuǎn)超全球水

6、平，所起到對杠桿效應(yīng)更大，未來國內(nèi) EDA 產(chǎn)業(yè)有望加速發(fā)展。2018-2020年，國內(nèi) EDA 行業(yè)年均增速達(dá) 21.42%，遠(yuǎn)超全球 EDA 行業(yè)平均增速；另一方面，國內(nèi) EDA 行業(yè)相較于集成電路市場規(guī)模所產(chǎn)生的杠桿效應(yīng)達(dá)到 130-150 倍，也遠(yuǎn)超全球 60-70 倍杠桿效應(yīng)的平均水平。在國內(nèi)EDA 行業(yè)高增速和高杠桿效應(yīng)的“雙高”背后，反映出EDA 依舊是國內(nèi)集成電路行業(yè)的短板，大力發(fā)展EDA 行業(yè)、追趕世界平均水準(zhǔn)是國內(nèi)集成電路行業(yè)健康發(fā)展的必經(jīng)之路；同時(shí)，我們也認(rèn)為受益于發(fā)展 EDA 行業(yè)的必要性和緊迫性，未來EDA 行業(yè)將維持高景氣度，發(fā)展勢頭不減。圖 4：國內(nèi)集成電路市場規(guī)

7、模（億元）圖 5：國內(nèi) EDA 市場規(guī)模（億元）1000090008000700060005000400030002000100007060504030201002018201920201481461441421401381361341321301281262014 2015 2016 2017 2018 2019 2020市場規(guī)模(億元)-左集成電路/EDA市場規(guī)模倍數(shù)-右資料來源：中國半導(dǎo)體行業(yè)協(xié)會， 資料來源：賽迪智庫， 2、EDA 發(fā)展歷程：由通用型設(shè)計(jì)軟件向?qū)I(yè)性設(shè)計(jì)軟件演變EDA 工具伴隨著集成電路的發(fā)展而進(jìn)步，縱觀集成電路設(shè)計(jì)工具的發(fā)展史，一直在向功能豐富化、設(shè)計(jì)集成化和操作簡單

8、化的方向發(fā)展。電路設(shè)計(jì)工具從設(shè)計(jì)的維度上經(jīng)歷了“手工設(shè)計(jì)-計(jì)算機(jī)設(shè)計(jì)-自動化專業(yè)性計(jì)算機(jī)設(shè)計(jì)”的發(fā)展歷程，從驗(yàn)證的維度上經(jīng)歷了“實(shí)物驗(yàn)證-計(jì)算機(jī)仿真”的發(fā)展歷程，從語言的維度上經(jīng)歷了“實(shí)物設(shè)計(jì)-原理圖-邏輯語言”的發(fā)展歷程。總而言之，電路設(shè)計(jì)工具大致能夠劃分為 CAD 輔助設(shè)計(jì)、CAD/CAE 輔助設(shè)計(jì)、EDA 輔助設(shè)計(jì)三個(gè)階段。圖 6：電路設(shè)計(jì)工具發(fā)展歷程資料來源： 1）CAD 階段：最初，工程師采用手工的方式進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)，即把中小規(guī)模的標(biāo)準(zhǔn)集成電路焊接在電路板上，做成初級電子系統(tǒng)，并在 PCB 上對電子系統(tǒng)進(jìn)行調(diào)試。20 世紀(jì) 70 年代左右，一方面由于計(jì)算機(jī)技術(shù)的進(jìn)步，另一方面由

9、于傳統(tǒng)手工布圖的精度無法滿足產(chǎn)品復(fù)雜性要求，工程師轉(zhuǎn)而借助CAD 工具進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)；CAD 的出現(xiàn)為電子系統(tǒng)設(shè)計(jì)節(jié)省了大量的重復(fù)性勞動，大大提升了電子系統(tǒng)硬件設(shè)計(jì)的效率與精度，其中最具代表性的產(chǎn)品是美國ACCEL 公司開發(fā)的 Tango 布線工具。 2）CAE 階段：繼CAD 工具被應(yīng)用于電子系統(tǒng)設(shè)計(jì)之后，20 世紀(jì) 80 年代，CAE 工具也被應(yīng)用于電子系統(tǒng)設(shè)計(jì)中，主要解決的是模擬/仿真問題。CAD 工具的出現(xiàn)解決了設(shè)計(jì)工作中的繪圖問題，但是電子系統(tǒng)的仿真和驗(yàn)證問題依舊存在，最初的實(shí)物驗(yàn)證方式試錯(cuò)成本太高，使設(shè)計(jì)師在進(jìn)行設(shè)計(jì)工作時(shí)變得格外謹(jǐn)慎，也變相降低了電子系統(tǒng)設(shè)計(jì)工作的效率。CA

10、E 工具出現(xiàn)的核心意義在于解決了電子系統(tǒng)設(shè)計(jì)中的仿真和驗(yàn)證問題，實(shí)現(xiàn)了計(jì)算機(jī)能夠進(jìn)行電子系統(tǒng)設(shè)計(jì)的仿真過程，使設(shè)計(jì)師能夠在計(jì)算機(jī)上近乎零試錯(cuò)成本地?zé)o限進(jìn)行電子系統(tǒng)驗(yàn)證工作；另一方面，CAE 也提供了定時(shí)分析、自動布局布線等功能，進(jìn)一步提升了電子系統(tǒng)設(shè)計(jì)工作的效率，能夠進(jìn)行設(shè)計(jì)描述、綜合與優(yōu)化和設(shè)計(jì)結(jié)果驗(yàn)證等工作，為高級設(shè)計(jì)人員的創(chuàng)造性勞動提供了方便。 3）EDA 階段：EDA 工具的意義可以從兩個(gè)角度來理解，一個(gè)是工具的進(jìn)步，另一個(gè)是設(shè)計(jì)語言的進(jìn)步。從工具角度來看，伴隨著微電子技術(shù)的快速發(fā)展，硬件設(shè)計(jì)需求從單一電子產(chǎn)品開發(fā)轉(zhuǎn)向了以集成電路為代表的的系統(tǒng)級電子產(chǎn)品開發(fā)，傳統(tǒng)的 CAD/CAE 工

11、具難以滿足集成電路中復(fù)雜而專業(yè)性的新需求；而 EDA 作為針對集成電路設(shè)計(jì)的專業(yè)性軟件，擁有系統(tǒng)設(shè)計(jì)、系統(tǒng)仿真、測試驗(yàn)證、系統(tǒng)劃分與指標(biāo)分配、系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計(jì)自動化工具，能夠滿足中大型集成電路設(shè)計(jì)的需求，所以 EDA 工具逐步替代了傳統(tǒng)的 CAD/CAE 設(shè)計(jì)工具，成為專業(yè)的集成電路設(shè)計(jì)工具。從芯片描述層級的角度來看，EDA 設(shè)計(jì)語言在電子設(shè)計(jì)中也具備里程碑式的意義，EDA 設(shè)計(jì)語言的出現(xiàn)使大規(guī)模集成電路設(shè)計(jì)成為現(xiàn)實(shí)：在傳統(tǒng)的 CAD/CAE 工具階段，具體化的元件圖形語言一直是困擾設(shè)計(jì)師的難題之一，而 EDA 軟件通過行為級描述（關(guān)于 EDA 語言的問題，將會在下一小

12、節(jié)中詳述）的方式完美解決了這個(gè)難題，對上增加了程序的可讀性和可便攜性，對下能夠更好地與硬件進(jìn)行適配，更進(jìn)一步地提升了設(shè)計(jì)效率。圖 7：芯片描述抽象層級的提升資料來源：芯華章， 3、EDA 設(shè)計(jì)流程：從描述層級理解 EDA 軟件集成電路設(shè)計(jì)是一個(gè)從需求出發(fā)，最終形成物理版圖的過程，驗(yàn)證與仿真工作穿插于各環(huán)節(jié)中。以數(shù)字集成電路設(shè)計(jì)為例，在設(shè)計(jì)師拿到具體需求之后，首先根據(jù)具體需求定義相關(guān)的功能模塊與規(guī)格，從架構(gòu)層面上設(shè)計(jì)能滿足特定需求的功能，之后實(shí)現(xiàn)相應(yīng)的設(shè)計(jì)；其次進(jìn)行邏輯綜合，這一階段主要是將更高層級的描述轉(zhuǎn)化為門級網(wǎng)表，之后再進(jìn)行DFT 測試并進(jìn)行物理層面的設(shè)計(jì)，在工藝、功耗等環(huán)節(jié)簽核完畢之后，

13、EDA 的設(shè)計(jì)工作基本已經(jīng)完成，可以進(jìn)入具體的封裝與測試階段。圖 8：數(shù)字集成電路設(shè)計(jì)架構(gòu)資料來源：芯華章， 整理從描述層級角度來看，EDA 將芯片設(shè)計(jì)工作自上而下地抽象為設(shè)計(jì)思路、行為級描述、RTL 描述、門級網(wǎng)表和物理版圖五個(gè)層級。在具體的集成電路設(shè)計(jì)工作中，設(shè)計(jì)師首先發(fā)現(xiàn)需求、形成設(shè)計(jì)思路，并出具需求說明書和設(shè)計(jì)方案；第二，工程師根據(jù)需求說明和設(shè)計(jì)方案，對芯片設(shè)計(jì)工作進(jìn)行行為級別的描述，并編寫相應(yīng)的程序；第三，EDA 根據(jù)行為級描述，進(jìn)行寄存器級別的描述；第四，EDA 進(jìn)一步進(jìn)行門級別的描述，并生成相應(yīng)的門級網(wǎng)表；最后，EDA 生成物理版圖，對集成電路的物理情況給出直觀、詳細(xì)的描述。下面

14、，我們分別對行為級描述、RTL 描述和門級網(wǎng)表給出更詳細(xì)的解釋。首先解釋一下行為級描述與 RTL 描述的區(qū)別：行為級描述可以理解為面向用戶的描述方式，RTL 描述可以理解為面向硬件的描述方式。實(shí)際上，在 EDA 初期階段，是沒有“行為級描述”和“RTL 描述”這類劃分的，彼時(shí)的設(shè)計(jì)師會直接進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)；但是，這種設(shè)計(jì)方式有一個(gè)明顯缺陷，那就是元器件的形狀和特征各異，設(shè)計(jì)師在進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的時(shí)候就不得不考慮各種非常復(fù)雜的實(shí)際情況，使設(shè)計(jì)工作變得異常繁瑣。于是，設(shè)計(jì)師開始嘗試將設(shè)計(jì)邏輯與物理情況分離開，能夠在不考慮實(shí)際情況的基礎(chǔ)上對設(shè)計(jì)邏輯進(jìn)行抽象的描述，所以才有了“行為級描述”和“

15、RTL描述”的劃分“行為級描述”是設(shè)計(jì)師層面的描述，設(shè)計(jì)師編寫好相應(yīng)的設(shè)計(jì)程序（一般是文本語言或狀態(tài)圖語言）；“RTL 描述”是“行為級描述”的下一個(gè)層級，負(fù)責(zé)在寄存器級別描述電路的數(shù)據(jù)流方式。另外，門級網(wǎng)表是 RTL 描述的下一個(gè)階段，主要負(fù)責(zé)將RTL 描述中寄存器級別的描述，進(jìn)一步翻譯成門（或者與門同一級別的元件）級別的描述，從而進(jìn)一步精準(zhǔn)、具體地在物理層面上落實(shí)設(shè)計(jì)師所編寫的設(shè)計(jì)程序。圖 9：數(shù)字集成電路設(shè)計(jì)描述層級資料來源： 整理進(jìn)一步，更一般地對抽象層級描述，對集成電路設(shè)計(jì)的描述可以從行為、結(jié)構(gòu)和物理三個(gè)維度展開。無論是數(shù)字芯片設(shè)計(jì)還是模擬芯片設(shè)計(jì)，集成電路設(shè)計(jì)都可以自上而下地劃分為

16、“系統(tǒng)層”、“算法層”、“RTL 層”、“物理邏輯層”和“電路層”。在行為描述中，系統(tǒng)設(shè)計(jì)過程可以描述成首先進(jìn)行產(chǎn)品性能和行為的設(shè)計(jì)，其次編寫面向用戶的基于邏輯語言的程序，其次將面向用戶的程序翻譯為面向寄存器的程序，最后進(jìn)一步轉(zhuǎn)換成布爾方程組和電腦微分方程；在結(jié)構(gòu)描述中，集成電路設(shè)計(jì)工作從 CPU、存儲器的整體出發(fā)，一步步具象成硬件模塊、寄存器/控制器等部件、邏輯口，最后具體到每一個(gè)電容/電阻/晶體管的設(shè)計(jì)；在物理描述中，設(shè)計(jì)師首先給出芯片的整體設(shè)計(jì)方案，然后在算法層面定義模塊之間的連接關(guān)系，再進(jìn)一步定義宏單元和門級單元圖，最終形成對應(yīng)的物理版圖。表 1：集成電路設(shè)計(jì)抽象描述行為描述結(jié)構(gòu)描述物

17、理描述系統(tǒng)層行為、性能、輸入輸出映射CPU、存儲器、子系統(tǒng)連接關(guān)系芯片、電路板算法層計(jì)算機(jī)語言硬件模塊模塊間連接關(guān)系宏單元ALU、MUX、寄存器、BUS、memory、控制器HDL（verilog/VHDL）RTL 層物理邏輯層布爾方程組電路層電腦微分方程邏輯口、觸發(fā)器晶體管、電阻、電容門級單元圖版圖資料來源：數(shù)字集成電路系統(tǒng)與設(shè)計(jì)， 除了從描述層級的角度上對 EDA 設(shè)計(jì)進(jìn)行理解之外，也可以從工作內(nèi)容的角度上對 EDA 設(shè)計(jì)流程進(jìn)行劃分。從設(shè)計(jì)流程的角度來看，集成電路設(shè)計(jì)工作主要分為前端和后端兩大部分，仿真驗(yàn)證的過程穿插于前端和后端之中?？傮w來看，前端設(shè)計(jì)更偏向于邏輯，需要通過邏輯庫的支持，

18、基于速度、功耗等指標(biāo)，給出設(shè)計(jì)的規(guī)格、HDL 代碼及 DFT 實(shí)現(xiàn)等步驟；而后端設(shè)計(jì)更偏向于行業(yè)經(jīng)驗(yàn)與物理層，通過物理庫的支持，主要實(shí)現(xiàn)一系列的布局布線工作，并完成多個(gè)環(huán)節(jié)的驗(yàn)證和仿真工作。前端設(shè)計(jì)和驗(yàn)證實(shí)現(xiàn)了電路設(shè)計(jì)的實(shí)體化：在數(shù)字電路中，前端設(shè)計(jì)使用基于 RTL 語言描述的程序?qū)⒃O(shè)計(jì)思路轉(zhuǎn)換為相應(yīng)的標(biāo)準(zhǔn)單元庫網(wǎng)表；在模擬電路中，前端設(shè)計(jì)將設(shè)計(jì)思路落實(shí)成電路圖設(shè)計(jì)。后端設(shè)計(jì)和驗(yàn)證過程主要是將設(shè)計(jì)進(jìn)一步落實(shí)成版圖：在數(shù)字電路中，EDA 進(jìn)一步將標(biāo)準(zhǔn)單元庫網(wǎng)表進(jìn)行布局布線；而在模擬電路中，工程師通常會手動將電路圖轉(zhuǎn)化為版圖。Synopsys：VCS，Verdi；Cadence：Jasper，Vi

19、rtuoso電路設(shè)計(jì)實(shí)體化；數(shù)字電路：使用 RTL 語言描述的邏輯設(shè)計(jì)綜合成為相應(yīng)的標(biāo)準(zhǔn)單元庫網(wǎng)表；模擬電路：電路圖設(shè)計(jì)。前端設(shè)計(jì)和驗(yàn)證主流工具作用表 2：集成電路設(shè)計(jì)流程后端設(shè)計(jì)和驗(yàn)證前端設(shè)計(jì)完成后，進(jìn)一步將設(shè)計(jì)轉(zhuǎn)化（綜合）成版圖（GDS）；數(shù)字電路：使用 RTL 語言描述的邏輯設(shè)計(jì)綜合成為相應(yīng)的標(biāo)準(zhǔn)單元庫網(wǎng)表，進(jìn)一步把該網(wǎng)去做布局布線形成 GDS：這兩步非常關(guān)鍵，往往是數(shù)字集成電路 EDA 的核心競爭力；模擬電路：設(shè)計(jì)規(guī)模小而且自由度高，通常由工程師手動完成電路圖轉(zhuǎn)化到版圖的過程；Synopsys：Design Compiler，IC Compiler； Cadence：Innovus；M

20、entor Graphics：Calibre資料來源： 二、多因素重塑 EDA 行業(yè)底層邏輯，傳統(tǒng) EDA 行業(yè)格局或?qū)⑸?、傳統(tǒng) EDA 行業(yè)呈寡頭壟斷格局，行業(yè)壁壘高筑全球 EDA 市場份額集中，Synopsys/Cadence/Simens EDA 三巨頭占據(jù)近八成市場份額。目前，全球EDA 市場被 Synopsys、Cadence 和 Simens EDA 所主導(dǎo)，其中Synopsys 和 Cadence 是美國企業(yè)，Simens EDA 原名 Mentor Graphic，于 2016 年被西門子（德國企業(yè)）所收購。據(jù)賽迪智庫統(tǒng)計(jì)數(shù)據(jù)顯示，2018-2020 年間，Synopsys

21、/Cadence/Simens EDA 三巨頭占據(jù)全球 EDA 市場份額分別為 77.1%/77.4%/77.7%，壟斷地位穩(wěn)固；另外，Ansys 也占據(jù)一定比例的市場份額，隸屬EDA 市場中的第二梯隊(duì)。我國 EDA 市場目前仍以外資品牌為主，與全球 EDA 市場格局相似，為 Synopsys/Cadence/Simens EDA 所壟斷，但是近年來所占市場份額呈現(xiàn)小幅下滑。我國的EDA 行業(yè)起步晚，并經(jīng)歷了從二十世紀(jì)末到二十一世紀(jì)初近 15 年的緩慢發(fā)展階段，與全球 EDA 巨頭之間存在顯著的差距。目前我國 EDA 市場仍然以外資品牌為主，與全球市場相似，基本被 Synopsys/Caden

22、ce/Simens EDA 三家外資巨頭所壟斷。但是，伴隨著近年來國家層面對 EDA 重視度的提升，國內(nèi) EDA 廠商奮起直追，并初步取得了一定的成績。據(jù)賽迪智庫統(tǒng)計(jì)數(shù)據(jù)顯示， Synopsys/Cadence/Simens EDA 三家外資巨頭 2018-2020 年在我國的合計(jì)市場份額為 79.7%/79%/76.4%，呈現(xiàn)小幅下滑的態(tài)勢，國產(chǎn)EDA 有望崛起。圖 10：2018-2020 年全球 EDA 工具市場競爭格局圖 11：2018-2020 年國內(nèi) EDA 工具市場競爭格局Synopsys Cadence Siemens EDA Ansys Keysight Eesof 其他Sy

23、nopsysCadenceSiemens EDA其他資料來源：賽迪智庫，騰訊網(wǎng)， （注：圖中自內(nèi)向外分別是 2018/2019/2020 年的數(shù)據(jù)）資料來源：賽迪智庫，騰訊網(wǎng)， （注：圖中自內(nèi)向外分別是 2018/2019/2020 年的數(shù)據(jù)）Synopsys/Cadence/Simens EDA 在電子設(shè)計(jì)領(lǐng)域?qū)嵙?qiáng)勁，各自依托自身優(yōu)勢展開差異化競爭。Synopsys/ Cadence/Simens EDA 均具備覆蓋電子設(shè)計(jì)全部流程的能力，而其他 EDA 公司尚未具備覆蓋電子設(shè)計(jì)全流程的能力，多在工具層面發(fā)力。另一方面，Synopsys/Cadence/Simens EDA 三家公司的偏重

24、點(diǎn)也有所不同：Syn opsys 的邏輯綜合工具 DC 和時(shí)序分析工具 PT 的性能優(yōu)越，公司依托這兩個(gè)拳頭產(chǎn)品建立了具備強(qiáng)勁競爭優(yōu)勢的芯片設(shè)計(jì)數(shù)字化流程，DC 和 PT 產(chǎn)品在相應(yīng)市場上占據(jù)絕大部分份額；Cadence 的競爭優(yōu)勢集中在模擬電路、數(shù)?；旌稀鎴D設(shè)計(jì)等方面，其電子設(shè)計(jì)能力覆蓋從半導(dǎo)體到電路板乃至整個(gè)系統(tǒng)系統(tǒng)；Simens EDA 的核心優(yōu)勢是軟硬件耦合，在物理驗(yàn)證、PCB 解決方案、布局布線工具、DFT 等領(lǐng)域具備優(yōu)勢。圖 12：全球 EDA 巨頭競爭格局資料來源： EDA 是典型的高精尖行業(yè)，準(zhǔn)入門檻極高。 EDA 是一個(gè)準(zhǔn)入門檻極高的領(lǐng)域，虛擬仿真階段的任何一個(gè)小錯(cuò)誤都可能

25、造成流片失敗，甚至可能導(dǎo)致芯片公司喪失核心競爭優(yōu)勢。EDA 的難點(diǎn)主要具體體現(xiàn)在三個(gè)方面：一是需要將復(fù)雜的物理問題用數(shù)據(jù)模型高度精準(zhǔn)化地描述，在虛擬軟件中重現(xiàn)芯片制造過程中的各種物理效應(yīng)和問題；二是在確保邏輯功能正確的前提下，利用數(shù)學(xué)工具解決多目標(biāo)多約束的最優(yōu)化問題，求得特定半導(dǎo)體工藝條件下，性能、功耗、面積、電氣特性、成本等的最優(yōu)解；三是驗(yàn)證模型一致性問題，確保芯片在多個(gè)設(shè)計(jì)環(huán)節(jié)的迭代中邏輯功能一致。高研發(fā)投入構(gòu)建核心技術(shù)壁壘。EDA 作為高精尖技術(shù)，離不開高額的研發(fā)投入，從全球 EDA 巨頭的歷史數(shù)據(jù)來看，高研發(fā)投入是維持 EDA 廠商核心競爭力的重要因素之一。Synopsys 和Cade

26、nce 的研發(fā)投入逐年攀升，研發(fā)費(fèi)用率一直維持在 35%-40%的高水平上，其中在 FY20，Synopsys 和 Cadence 的研發(fā)投入分別是 12.79 億美元/10.34 億美元，當(dāng)年研發(fā)費(fèi)用率高達(dá) 34.71%/38.54%。圖 13：Synopsys 研發(fā)費(fèi)用及研發(fā)費(fèi)用率圖 14：Cadence 研發(fā)費(fèi)用及研發(fā)費(fèi)用率14.0012.0010.008.006.004.002.000.00FY16FY17FY18FY19FY20研發(fā)費(fèi)用(億美元)研發(fā)費(fèi)用率50%40%30%20%10%0%12.0010.008.006.004.002.000.00FY16FY17FY18FY19FY

27、20研發(fā)費(fèi)用(億美元)研發(fā)費(fèi)用率50%40%30%20%10%0%資料來源：wind， 資料來源：wind， 與下游代工廠高度綁定的生態(tài)優(yōu)勢是 EDA 巨頭的核心競爭力之一。全球 EDA 巨頭每年高額的研發(fā)費(fèi)用多用于PDK（Process Design Kit，工藝設(shè)計(jì)套件，包含了諸如晶體管、MOS 管、電阻電容等基礎(chǔ)器件或反向器、與非門、或非門、鎖存器、寄存器等邏輯單元的基本特征信息）的更新，而新工藝與驗(yàn)證文件頻繁更新的背后，離不開 EDA 廠商與芯片設(shè)計(jì)廠、芯片代工廠的深度綁定。芯片行業(yè)是一個(gè)技術(shù)密集、迭代速度快的行業(yè)，只有頭部 EDA 廠商具備開發(fā)最新的驗(yàn)證平臺的能力，第二梯隊(duì)EDA 玩

28、家與頭部EDA 玩家在領(lǐng)先技術(shù)方面之間一直存在較長的時(shí)間差；在這種情況下，頂尖芯片設(shè)計(jì)廠/代工廠只能選擇頭部EDA 廠商進(jìn)行合作，而頂尖芯片設(shè)計(jì)廠/代工廠又會將最先進(jìn)的工藝節(jié)點(diǎn)上的需求與數(shù)據(jù)反饋給頭部EDA 廠商，頭部 EDA 廠商據(jù)此進(jìn)步一部完善EDA平臺、擴(kuò)充 IP 庫，加固自身的核心競爭力。人才是推動 EDA 行業(yè)進(jìn)步和發(fā)展的核心因素。EDA 行業(yè)是輕資產(chǎn)、重研發(fā)的科技密集型的行業(yè)，這就決定了人才是 EDA 的第一推動力，必須經(jīng)過高精尖人才的不斷科研與創(chuàng)新，才能推動 EDA 行業(yè)的持續(xù)發(fā)展。因?yàn)?EDA是一種跨學(xué)科的專業(yè)領(lǐng)域，所以 EDA 行業(yè)需要高素質(zhì)的復(fù)合型人才，開發(fā) EDA 軟件的

29、工程師不僅需要傳統(tǒng)計(jì)算機(jī)科學(xué)的基礎(chǔ)知識，如算法、數(shù)據(jù)結(jié)構(gòu)、編譯原理等，更需要 EDA 領(lǐng)域的一些特定知識；而 EDA 工具的復(fù)雜性和開發(fā)難度導(dǎo)致了其對人才質(zhì)量的高要求，導(dǎo)致了 EDA 行業(yè)人才相較于其他行業(yè)顯得培養(yǎng)周期十分漫長。與此同時(shí)，人才又跟 EDA 廠商的盈利能力呈現(xiàn)高度的相關(guān)性，從 2017-2020 年 Synopsys 和 Cadence 的歷史數(shù)據(jù)來看，伴隨著公司人才入團(tuán)隊(duì)的擴(kuò)張與職工薪酬的提升，公司業(yè)績往往會呈現(xiàn)出加速增長的態(tài)勢，印證了人才作為EDA 行業(yè)的第一生產(chǎn)力，對于推動行業(yè)發(fā)展有著至關(guān)重要的作用。圖 15：Synopsys 的營收增速與人才相關(guān)圖 16：Cadence

30、的營收增速與人才相關(guān)1.41.210.80.60.40.202017年2018年2019年2020年16%14%12%10%8%6%4%2%0%1201008060402002017年2018年2019年2020年20%15%10%5%0%員工人數(shù)增加導(dǎo)致的研發(fā)費(fèi)用較上一年增加（億美元）營業(yè)收入增長率研發(fā)費(fèi)用中員工工資變動（百萬美元）營業(yè)收入增長率資料來源：wind， 資料來源：wind， 2、EDA 的行業(yè)新動向或?qū)⒋蚱圃瓉砭揞^壟斷的固有格局工藝迭代速度放緩削減了頭部 EDA 廠商的核心優(yōu)勢，EDA 行業(yè)競爭格局開始松動。在過去 20 年間，工藝漸進(jìn)式迭代方式所帶來的紅利逐步縮小： 2001

31、 年芯片制程工藝尚停留在 130 納米，2004 年奔騰 4 突破了 90 納米工藝，2012 年芯片制程工藝發(fā)展到 22 納米，英特爾，聯(lián)電，聯(lián)發(fā)科，格芯，臺積電，三星等多家公司均具備了22 納米工藝的技術(shù)水準(zhǔn)；此后，芯片制程發(fā)展速度放緩，工藝難度增加，2015 年芯片工藝制程進(jìn)入 14 納米，聯(lián)電遇到瓶頸，2017 年芯片工藝制程進(jìn)入 10 納米，英特爾遇到瓶頸，2018 年芯片制程進(jìn)入 7 納米，只有臺積電和三星具備了代工 7 納米芯片的能力。此外，傳統(tǒng)的EDA 行業(yè)還面臨著全新的挑戰(zhàn)：例如更多細(xì)分場景的出現(xiàn)使EDA 不能滿足相應(yīng)的需求；驗(yàn)證工作進(jìn)一步復(fù)雜，傳統(tǒng)的單機(jī)算力承擔(dān)驗(yàn)證工作的難

32、度提升；IP 復(fù)用價(jià)值被其余環(huán)節(jié)削弱，不能得到充分發(fā)揮 IP 價(jià)值；EDA 開放性不足，影響了EDA 自動化與智能化發(fā)展等。圖 17：目前 EDA 行業(yè)面臨的挑戰(zhàn)資料來源：芯華章， EDA 行業(yè)的新機(jī)遇在較大程度上重塑了 EDA 行業(yè)核心競爭力，在新賽道上拉近了 EDA 頭部玩家與其余玩家之間的差距，原來的固化 EDA 格局出現(xiàn)松動跡象，行業(yè)洗牌或?qū)橹行?EDA 廠商帶來趕超機(jī)會。我們認(rèn)為，在當(dāng)前科技不斷進(jìn)步、新興領(lǐng)域崛起的全球大背景下，EDA 行業(yè)即將面臨全新的機(jī)遇與變化，并主要體現(xiàn)在以下三個(gè)方面：1）下游行業(yè)要求 EDA 前端進(jìn)行全新變化，并具體提出了設(shè)計(jì)異構(gòu)化、設(shè)計(jì)敏捷化、芯片與算法融

33、合等需求；2）人工智能技術(shù)蓬勃興起，EDA 有望與人工智能技術(shù)充分結(jié)合，推動自動化 IP 生成技術(shù)的發(fā)展，并催生智能化芯片架構(gòu)設(shè)計(jì)、設(shè)計(jì)生成與物理設(shè)計(jì)等全新技術(shù)；3）伴隨著 EDA 設(shè)計(jì)、仿真與驗(yàn)證的復(fù)雜性提升， EDA 對算力的要求進(jìn)一步提升，云計(jì)算有望未來為 EDA 設(shè)計(jì)、仿真與驗(yàn)證提供算力，打造 EDA 與云計(jì)算平臺結(jié)合的新業(yè)態(tài)。芯片要求前端設(shè)計(jì)異構(gòu)化、設(shè)計(jì)敏捷化、芯片與算法融合EDA 前端深刻變化EDA 行業(yè)機(jī)遇發(fā)展趨勢表 3：EDA 行業(yè)發(fā)展機(jī)遇人工智能蓬勃發(fā)展云計(jì)算改變傳統(tǒng)計(jì)算方式自動化 IP 生成技術(shù)，智能化芯片架構(gòu)、設(shè)計(jì)生成與物理設(shè)計(jì)算力向云端遷移，更夠滿足更復(fù)雜的設(shè)計(jì)與驗(yàn)證需

34、求資料來源： EDA 前端相較于后端而言，前端更偏重邏輯，后端更偏重于行業(yè)經(jīng)驗(yàn)與物理規(guī)律，所以前端的時(shí)效性要求比后端更強(qiáng)，近年來 EDA 前端也正在經(jīng)歷深刻的變化。從設(shè)計(jì)異構(gòu)化角度來看，伴隨著各個(gè)應(yīng)用的專業(yè)化程度提升，傳統(tǒng)的通用性平臺不能充分發(fā)揮在專業(yè)應(yīng)用性能，所以需要針對不用的應(yīng)用設(shè)計(jì)相應(yīng)電路，并通過異構(gòu)的方式進(jìn)行集成；從敏捷化設(shè)計(jì)角度來看，傳統(tǒng)的設(shè)計(jì)方式不能滿足快速變化的新應(yīng)用場景，EDA 設(shè)計(jì)需要轉(zhuǎn)向敏捷化設(shè)計(jì)，在較短時(shí)間內(nèi)完成設(shè)計(jì)并進(jìn)行不斷迭代；從芯片與算法融合角度來看，人工智能推動了底層電路與上層算法之間的協(xié)同和聯(lián)動，傳統(tǒng)的將算法與芯片分離開的方式難以應(yīng)用于人工智能的垂直場景，EDA

35、 前端設(shè)計(jì)需要在先前的基礎(chǔ)上進(jìn)一步考慮芯片設(shè)計(jì)與算法層的強(qiáng)耦合性，增強(qiáng)整體的協(xié)同效應(yīng)。圖 18：EDA 前端的變化方向資料來源： 人工智能推動了自動 IP 生成技術(shù)的進(jìn)步，從 EDA 設(shè)計(jì)和驗(yàn)證平臺兩個(gè)方面促進(jìn)了 EDA 軟件的自動化和智能化發(fā)展。在常規(guī)的 IP 設(shè)計(jì)過程中，數(shù)字 IP 的設(shè)計(jì)需要首先定義 IP 的功能、接口和架構(gòu)，然后細(xì)化到微架構(gòu)設(shè)計(jì)（RTL 定義和模塊劃分等），最后映射到具體的電路設(shè)計(jì)；模擬 IP 設(shè)計(jì)則首先需要定義模塊的性能指標(biāo)，之后通過仔細(xì)調(diào)整電路/版圖并進(jìn)行多次仿真，最終得到模擬 IP 設(shè)計(jì)。人工智能推動了 HLS（high-level synthesis，高階綜合技

36、術(shù)）的發(fā)展，通常能夠基于 C/C+等高級計(jì)算機(jī)語言的輸入得到等價(jià)的 RTL/門級網(wǎng)表/GDS 等輸出，從而推動數(shù)字 IP 的自動生成技術(shù)；而在模擬 IP 自動生成領(lǐng)域，設(shè)計(jì)師有望借助機(jī)器學(xué)習(xí)等手段，使軟件能夠調(diào)優(yōu)晶體管參數(shù)和自動生成版圖，提升芯片設(shè)計(jì)工作的效率。另一方面，人工智能推動了 EDA 的驗(yàn)證和仿真環(huán)節(jié)發(fā)生變化，傳統(tǒng)的驗(yàn)證方法就是要測試規(guī)則、架構(gòu)和規(guī)范等，而在當(dāng)前面臨更多垂直應(yīng)用的，所以需要通過仿真出來一個(gè)虛擬AI 引擎，把算法數(shù)據(jù)推送到硬件仿真系統(tǒng)中的 AI 引擎上執(zhí)行代碼的處理和用戶最終的應(yīng)用，以便獲得整體的性能、功耗以及數(shù)據(jù)，這樣可以在芯片未開發(fā)之時(shí)，就可以及早理解整個(gè)系統(tǒng)的性能

37、表現(xiàn)。圖 19：EDA 的自動化與智能化趨勢資料來源：EDA2.0 白皮書， 強(qiáng)化學(xué)習(xí)已經(jīng)在實(shí)驗(yàn)室中成功應(yīng)用于芯片設(shè)計(jì)，人工智能有望重塑 EDA 行業(yè)。強(qiáng)化學(xué)習(xí)作為人工智能的一種模型，在圍棋、電腦游戲等場景下已經(jīng)獲得了良好的成績，最近麻省理工學(xué)院電子工程和計(jì)算機(jī)科學(xué)助理教授 Song Han 表示強(qiáng)化學(xué)習(xí)在改進(jìn)芯片設(shè)計(jì)方面具有巨大潛力，并進(jìn)行了基于強(qiáng)化學(xué)習(xí)的將一種芯片學(xué)到的知識轉(zhuǎn)移到另一種芯片上的實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果表明人工智能工具產(chǎn)生的電路設(shè)計(jì)的能效是人類工程師設(shè)計(jì)的電路設(shè)計(jì)的 2.3倍，同時(shí)產(chǎn)生的干擾是人類工程師設(shè)計(jì)的電路設(shè)計(jì)的五分之一。同時(shí)，谷歌也進(jìn)行了使用強(qiáng)化學(xué)習(xí)訓(xùn)練芯片設(shè)計(jì)的實(shí)驗(yàn)，根據(jù)谷歌

38、公布的結(jié)果，經(jīng)過預(yù)訓(xùn)練的模型在執(zhí)行目標(biāo)芯片的floorplan 時(shí)，可以在6 小時(shí)內(nèi)完成floorplan，而其floorplan 結(jié)果在時(shí)序、面積、功耗等關(guān)鍵指標(biāo)上都與專業(yè)物理設(shè)計(jì)工程師手工 floorplan 的結(jié)果接近或更好。人工智能的發(fā)展使得芯片設(shè)計(jì)有了大幅提升的可能性，有望幫助企業(yè)在更短的時(shí)間內(nèi)設(shè)計(jì)出更強(qiáng)大、更有效的芯片，并有望幫助工程師共同設(shè)計(jì)人工智能軟件，通過對代碼和不同的電路布局進(jìn)行不同的調(diào)整，以找到兩者的最佳配置。NameMethodTimingAreaPowerWirelengthCongestionWNS(ps)TNS(ns)Total(m2)Total(W)(m)H(%

39、)V(%)Block 1RePlAce374233.716931393.752.141.820.06Manual13647.616807903.7451.120.130.03Ours8423.316817673.5951.290.340.03Block 2RePlAce976.67856553.5261.071.580.06Manual7598.18304703.5662.920.230.04Ours591706947573.1359.110.450.03Block 3RePlAce1933.98673901.3618.840.190.05Manual180.28697791.4220.740

40、.220.07表 4：谷歌強(qiáng)化學(xué)習(xí)模型進(jìn)行芯片的 floorplan 訓(xùn)練結(jié)果Ours112.28681011.3820.80.040.04Block 4RePlAce5811.29442112.2127.370.030.03Manual5817.99477662.1729.1600.01Ours520.79428672.2128.50.030.02Block 5RePlAce156254.614772833.2431.830.040.03Manual10797.214808813.2337.9900.01Ours6814114723023.2836.590.010.03資料來源：半導(dǎo)體行業(yè)觀

41、察， 從工具和 IP 集合包向 EDA 整體平臺轉(zhuǎn)變，從本地計(jì)算向云端計(jì)算遷移，是未來 EDA 發(fā)展的趨勢。伴隨芯片制程的減小與芯片性能的提升，EDA 設(shè)計(jì)變得更加復(fù)雜，對算力的需求進(jìn)一步提高，在本地算力無法滿足大規(guī)模、高精度的EDA 設(shè)計(jì)的情況下，云計(jì)算平臺為EDA 提供了可行的解決方案；但同時(shí)云計(jì)算平臺也要求EDA 采用適合云平臺的軟件架構(gòu)，倒逼 EDA 進(jìn)行變革。另一方面，EDA 也需要由傳統(tǒng)的工具和 IP 集合包向整體EDA 平臺邁進(jìn)，提供整套的集成電路設(shè)計(jì)服務(wù)于方案，并能提供支持開放數(shù)據(jù)的靈活服務(wù)。圖 20：EDA 的云化趨勢資料來源：EDA2.0 白皮書， 3、后摩爾時(shí)代將重塑 E

42、DA 價(jià)值量后摩爾時(shí)代的集成電路設(shè)計(jì)難度提升，EDA 行業(yè)壁壘進(jìn)一步變高，EDA 工具價(jià)值量增厚。在摩爾定律的驅(qū)動之下，過去幾十年間芯片制程工藝不斷減小，目前已經(jīng)能實(shí)現(xiàn) 7nm 芯片量產(chǎn)；伴隨芯片制程工藝的不斷突破，芯片制程工藝已經(jīng)逐步逼近極限（通常認(rèn)為 2-3nm 是芯片的極限），后摩爾時(shí)代即將到來。在無法以制程減小為驅(qū)動力的后摩爾時(shí)代中，集成電路設(shè)計(jì)的重要性進(jìn)一步凸顯，成為驅(qū)動集成電路工藝迭代的重要因素，與此同時(shí) EDA 行業(yè)的壁壘也會伴隨設(shè)計(jì)復(fù)雜度的提升而提升，間接增厚 EDA 工具的價(jià)值量。圖 21：集成電路設(shè)計(jì)在后摩爾時(shí)代的價(jià)值量進(jìn)一步增厚資料來源： 伴隨著芯片設(shè)計(jì)復(fù)雜程度的提升，總

43、硬件成本呈現(xiàn)指數(shù)級上升趨勢。近年來隨著制造工藝、面積功耗、接口引腳數(shù)量等限制條件逐漸逼向極限，通用處理器的綜合性能提高越來越緩慢，而 AI、云服務(wù)器、智能汽車、5G、工業(yè)智能控制等不同應(yīng)用領(lǐng)域?qū)Π雽?dǎo)體芯片的性能要求越來越高，功耗、成本的要求越來越分化，芯片設(shè)計(jì)、驗(yàn)證的成本也隨之急速上升，設(shè)計(jì)制造周期也難以壓縮。圖 22：芯片設(shè)計(jì)規(guī)模與設(shè)計(jì)成本的快速上升資料來源：EDA2.0 白皮書， 集成電路設(shè)計(jì)技術(shù)的更新?lián)Q代會顯著降低下游廠商的設(shè)計(jì)成本，決定了 EDA 下游客戶對 EDA 軟件的付費(fèi)能力比較強(qiáng)。根據(jù)加州大學(xué)圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，2011 年設(shè)計(jì)一款

44、消費(fèi)級應(yīng)用處理器芯片的成本約 4000 萬美元，如果不考慮 1993 年至 2009 年的 EDA 技術(shù)進(jìn)步，相關(guān)設(shè)計(jì)成本可能高達(dá) 77 億美元，EDA 技術(shù)進(jìn)步讓設(shè)計(jì)效率提升近 200 倍。EDA 軟件具備強(qiáng)勁議價(jià)權(quán)取決于本身的不可替代性與能為下游客戶顯著降本增效的能力，未來伴隨著 EDA 的復(fù)雜程度和科技含量的進(jìn)一步提升，EDA 軟件有望價(jià)值量繼續(xù)增加、毛利率繼續(xù)提升、盈利能力和抗風(fēng)險(xiǎn)能力進(jìn)一步加強(qiáng)。圖 23：設(shè)計(jì)方法學(xué)創(chuàng)新輔助平抑芯片設(shè)計(jì)成本資料來源：賽迪智庫，電子信息產(chǎn)業(yè)網(wǎng)， 三、多重利好助推行業(yè)崛起，國產(chǎn)化 EDA 爆發(fā)正當(dāng)時(shí)我們認(rèn)為，國產(chǎn)化 EDA 正在迎來加速發(fā)展的行業(yè)拐點(diǎn)，景氣

45、度不斷攀升，主要由以下多個(gè)利好因素共同推動： 1）國產(chǎn)替代需求：2018 年至今，在國際貿(mào)易關(guān)系緊張和國家重拾科技興國戰(zhàn)略的推動下，EDA 重新被列入國家重點(diǎn)戰(zhàn)略行業(yè)；2）我國國家政策大力扶持以 EDA 為代表的半導(dǎo)體公司，本土 EDA 迎來發(fā)展良機(jī)；3）國內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈蓬勃發(fā)展，本土企業(yè)的憂患意識逐步增強(qiáng)，國內(nèi) EDA 企業(yè)與國內(nèi) Foundry 日益深度綁定、共同成長，國內(nèi)的集成電路生態(tài)迅速健全；4）高校協(xié)同模式培養(yǎng)未來集成電路人才，國內(nèi)集成電路行業(yè)的薪資待遇進(jìn)一步具備吸引力，工程師紅利推動行業(yè)快速成長；5）國內(nèi)的人工智能與云計(jì)算技術(shù)領(lǐng)先，本土 EDA 企業(yè)有望抓住行業(yè)機(jī)遇，實(shí)現(xiàn)核心技術(shù)的

46、突破和趕超。1、國產(chǎn)替代需求：我國迫切需要發(fā)展國產(chǎn) EDA 工具我國具備研發(fā) EDA 的實(shí)力，曾在二十世紀(jì)末成功研發(fā)“熊貓”國產(chǎn) EDA 軟件，在沉寂了十余年之后，國產(chǎn) EDA軟件再度迎來發(fā)展新時(shí)期。 1986 年至 1994 年是我國早期 EDA 發(fā)展的黃金時(shí)期，1986 年我國為了發(fā)展芯片行業(yè)，從全國 17 個(gè)單位抽調(diào)了 120 多個(gè)頂級工程師來開發(fā)國產(chǎn)化芯片輔助設(shè)計(jì)軟件，1988 年華裔專家連永君擔(dān)任設(shè)計(jì)中心主任，1991 年開發(fā)出“熊貓”ICCAD 輔助設(shè)計(jì)系統(tǒng)，1993 年“熊貓系統(tǒng)”獲得國家科技進(jìn)步一等獎(jiǎng)?！靶茇埾到y(tǒng)”是我國早期重要的具備自主知識產(chǎn)權(quán)的大型EDA 軟件，其中包含著

47、180 萬條語言和 26 個(gè)工具，并成功借此推動我國的 ICCAD 系統(tǒng)開發(fā)躋身于國際四強(qiáng)（美、日、西歐、中國)之列。1995 年至 2017 年，在我國經(jīng)濟(jì)高速發(fā)展的大背景下，國家的戰(zhàn)略重心向其他行業(yè)轉(zhuǎn)移，對 EDA 行業(yè)的補(bǔ)貼紅利退坡、支持力度減弱，同時(shí)海外 EDA 迅速進(jìn)入我國市場，而國內(nèi)本土化 EDA 廠商的盈利能力尚弱，所以國內(nèi)市場迅速被海外EDA 三巨頭占領(lǐng)，國產(chǎn)化 EDA 經(jīng)歷了十余年的緩慢增長。 2018 年至今，在國際貿(mào)易關(guān)系緊張和國家重拾科技興國戰(zhàn)略的推動下，EDA 重新被列入國家重點(diǎn)戰(zhàn)略行業(yè)，另一方面國內(nèi)的集成電路產(chǎn)業(yè)生態(tài)日益完善、本土 EDA 廠商技術(shù)不斷突破，國內(nèi) E

48、DA 行業(yè)有望重回高速發(fā)展新時(shí)期。圖 24：EDA 的云化趨勢資料來源： 我國發(fā)展 EDA 行業(yè)具備必要性和迫切性，EDA 國產(chǎn)化我國集成電路行業(yè)發(fā)展的必經(jīng)之路。從必要性上來看：EDA 是集成電路產(chǎn)業(yè)中不可缺少的一環(huán)，間接撬動了萬億規(guī)模的國內(nèi)數(shù)字經(jīng)濟(jì)，我國想要發(fā)展高精尖制造業(yè)與數(shù)字經(jīng)濟(jì)產(chǎn)業(yè)，EDA 是必須要發(fā)展的重要行業(yè)。從迫切性上來看，國產(chǎn) EDA 已經(jīng)到了需要快速發(fā)展的階段：目前我國的集成電路設(shè)計(jì)高度依賴歐美系的 EDA 工具，在當(dāng)前國際形勢動蕩的大背景下，一旦歐美系 EDA 工具斷供，我國經(jīng)濟(jì)將蒙受難以估算的巨大損失，我國依賴高端芯片的相關(guān)制造業(yè)將舉步維艱；另一方面，EDA 是現(xiàn)在制約我

49、國集成電路產(chǎn)業(yè)發(fā)展的短板之一（另一個(gè)是光刻機(jī)），國產(chǎn) EDA 工具現(xiàn)在只能勉強(qiáng)滿足深亞微米（130nm/90nm）級別的芯片設(shè)計(jì)工作，伴隨著制程的縮減國產(chǎn) EDA 工具明顯乏力，并比較難以進(jìn)行 22nm 之下的集成電路設(shè)計(jì)。表 5：國內(nèi) EDA 公司與世界巨頭的差距模擬數(shù)字前端數(shù)字后端封裝/電路板FPGA系統(tǒng)工藝開發(fā)其他華大九天概倫電子芯愿景廣立微國微集團(tuán)SynopsysCadenceSiemens EDA資料來源：前瞻產(chǎn)業(yè)研究院， 整理2、政策端支持：國家政策大力支持，本土 EDA 迎發(fā)展黃金期國產(chǎn) EDA 行業(yè)相關(guān)政策頻出，政府加大政策引導(dǎo)力度。近年來，政府頻繁出臺集成電路與基礎(chǔ)軟件方面的

50、政策：2016 年，政府在十三五規(guī)劃中指出要大力推動半導(dǎo)體行業(yè)的發(fā)展，并明確了我國需要在集成電路的核心技術(shù)上取得突破，支持高端工業(yè)軟件的研發(fā)；2017 年集成電路的重要程度再度提升為戰(zhàn)略性新興產(chǎn)業(yè)重點(diǎn)產(chǎn)品；2018年連續(xù)出臺政策指導(dǎo)工業(yè)互聯(lián)網(wǎng)健康發(fā)展，充分重視我國的高端工業(yè)軟件短板；2020 年國家政策明確指出要大力發(fā)展集成電路設(shè)計(jì)軟件，并將其納入國家科技計(jì)劃支持范圍之內(nèi)。未來，EDA 作為我國集成電路產(chǎn)業(yè)的薄弱環(huán)節(jié)，政策面有望出臺更多強(qiáng)力的引導(dǎo)政策，在 EDA 自身未形成良好盈利能力的時(shí)候進(jìn)行適當(dāng)補(bǔ)貼，推動行業(yè)快速、健康發(fā)展。表 6：EDA 行業(yè)引導(dǎo)政策時(shí)間政策主要內(nèi)容2016.03國民經(jīng)濟(jì)

51、和社會發(fā)展第十三個(gè)五年規(guī)劃綱要大力推進(jìn)先進(jìn)半導(dǎo)體等新興前沿領(lǐng)域創(chuàng)新和產(chǎn)業(yè)化，形成一批新增長點(diǎn)。2016.052016.072016.112016.12關(guān)于印發(fā)國家規(guī)劃布局內(nèi)重點(diǎn)軟件和集成電路設(shè)計(jì)領(lǐng)域的通知國家信息化發(fā)展戰(zhàn)略綱要“十三五”國家戰(zhàn)略性新興產(chǎn)業(yè)發(fā)展規(guī)劃軟件和信息技術(shù)服務(wù)業(yè)發(fā)展規(guī)劃（2016-2020 年）為貫徹落實(shí)國務(wù)院關(guān)于印發(fā)進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知，明確重點(diǎn)集成電路設(shè)計(jì)領(lǐng)域的范圍。制定國家信息領(lǐng)域核心技術(shù)設(shè)備發(fā)展戰(zhàn)略綱要，以體系化思維彌補(bǔ)單點(diǎn)弱勢，打造國際先進(jìn)、安全可控的核心技術(shù)體系， 帶動集成電路、基礎(chǔ)軟件、核心元器件等薄弱環(huán)節(jié)實(shí)現(xiàn)根本性突破。深化互聯(lián)

52、網(wǎng)在生產(chǎn)領(lǐng)域的融合應(yīng)用，深化制造業(yè)與互聯(lián)網(wǎng)融合發(fā)展，推動“中國制造+互聯(lián)網(wǎng)”取得實(shí)質(zhì)性突破，發(fā)展面向制造業(yè)的信息技術(shù)服務(wù)，構(gòu)筑核心工業(yè)軟硬件、工業(yè)云、智能服務(wù)平臺等制造新基礎(chǔ)，大力推廣智能制造、網(wǎng)絡(luò)化協(xié)同、個(gè)性化定制、服務(wù)化延伸等新業(yè)態(tài)、新模式。信息產(chǎn)業(yè)生態(tài)體系初步形成，重點(diǎn)領(lǐng)域核心技術(shù)取得突破。集成電路實(shí)現(xiàn) 28 納米（ nm）工藝規(guī)模量產(chǎn)， 設(shè)計(jì)水平邁向 16/14nm。面向基礎(chǔ)軟件、高端工業(yè)軟件、云計(jì)算、大數(shù)據(jù)、信息安全、人工智能等重點(diǎn)領(lǐng)域和重大要求，加強(qiáng)產(chǎn)學(xué)研用對接，布局國家級創(chuàng)新中心建設(shè)，建立以快速應(yīng)用為導(dǎo)向的創(chuàng)新成果持續(xù)改進(jìn)提高機(jī)制，加快核心技術(shù)成果的轉(zhuǎn)化。圍繞制造業(yè)關(guān)鍵環(huán)節(jié)，重點(diǎn)

53、支持高端工業(yè)軟件、新型工業(yè) APP 等研發(fā)和應(yīng)用，發(fā)展工業(yè)操作系統(tǒng)及工業(yè)大數(shù)據(jù)管理系統(tǒng)，提高工業(yè)軟件產(chǎn)品的供給能力，強(qiáng)化軟件支撐和定義制造的基礎(chǔ)性作用。增強(qiáng)體系化創(chuàng)新能力、構(gòu)建協(xié)同優(yōu)化的產(chǎn)業(yè)結(jié)構(gòu)、促進(jìn)信息技術(shù)深度融合應(yīng)用、建設(shè)新一代信息基礎(chǔ)設(shè)施、提升信息通信和無線電行業(yè)管理水平、強(qiáng)化信息產(chǎn)業(yè)安全保障能2016.12信息產(chǎn)業(yè)發(fā)展指南力、增強(qiáng)國際化發(fā)展能力 7 大任務(wù)，確定了集成電路、基礎(chǔ)電子 、基礎(chǔ)軟件和工業(yè)軟件、關(guān)鍵應(yīng)用軟件和行業(yè)解決方案、智能硬件和應(yīng)用電子、計(jì)算機(jī)與通信設(shè)備、大數(shù)據(jù)、云計(jì)算、物聯(lián)網(wǎng) 9 個(gè)領(lǐng)域的發(fā)展重點(diǎn)。2017.01戰(zhàn)略性新興產(chǎn)業(yè)重點(diǎn)產(chǎn)品將集成電路設(shè)計(jì)及服務(wù)列入戰(zhàn)略性新興產(chǎn)

54、業(yè)重點(diǎn)產(chǎn)品目錄。 和服務(wù)指導(dǎo)目錄加快制造強(qiáng)國建設(shè)，推動集成電路、第五代移動通信、飛機(jī)發(fā)動機(jī)、新能源汽車、新材2018.032018 年政府工作報(bào)告關(guān)于推動創(chuàng)新創(chuàng)業(yè)高質(zhì)量料等產(chǎn)業(yè)發(fā)展，實(shí)施重大短板裝備專項(xiàng)工程，發(fā)展工業(yè)互聯(lián)網(wǎng)平臺，創(chuàng)建“中國制造2025”示范區(qū)。深入推進(jìn)工業(yè)互聯(lián)網(wǎng)創(chuàng)新發(fā)展，推進(jìn)工業(yè)互聯(lián)網(wǎng)平臺建設(shè)，形成多層次、系統(tǒng)性工業(yè)互2018.092019.082020.012020.012020.07發(fā)展打造“雙創(chuàng)”升級版的意見加強(qiáng)工業(yè)互聯(lián)網(wǎng)安全工作的指導(dǎo)意見關(guān)于推動服務(wù)外包加快轉(zhuǎn)型升級的指導(dǎo)意見加強(qiáng)“從 0 到 1”基礎(chǔ)研究工作方案新時(shí)期促進(jìn)集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)高質(zhì)量發(fā)展若干政策的通知聯(lián)

55、網(wǎng)平臺體系，引導(dǎo)企業(yè)上云上平臺，加快發(fā)展工業(yè)軟件，培育工業(yè)互聯(lián)網(wǎng)應(yīng)用創(chuàng)新生態(tài)。督促工業(yè)企業(yè)部署針對性防護(hù)措施，加強(qiáng)工業(yè)生產(chǎn)、主機(jī)、智能終端等設(shè)備安全接入和防護(hù)，強(qiáng)化控制網(wǎng)絡(luò)協(xié)議、裝置裝備、工業(yè)軟件等安全保障。提出將企業(yè)開展云計(jì)算、基礎(chǔ)軟件、集成電路設(shè)計(jì)、區(qū)塊鏈等信息技術(shù)研發(fā)和應(yīng)用納入國家科技計(jì)劃(專項(xiàng)、基金等)支持范圍。工作方案中明確提出，將對關(guān)鍵核心技術(shù)中的重大科學(xué)問題給予長期支持，重點(diǎn)支持人工智能、網(wǎng)絡(luò)協(xié)同制造、3D 打印和激光制造、集成電路和微波器件、光電子器件及集成等重大領(lǐng)域。集成電路既然名列其中，未來在基礎(chǔ)研究方面必將獲得更多幫助，有望為我國集成電路基礎(chǔ)理論研究和核心技術(shù)突破帶來巨大

56、助力。該政策在財(cái)稅政策、投融資政策、研究開發(fā)政策、進(jìn)出口政策、人才政策、知識產(chǎn)權(quán)政策、市場應(yīng)用政策、國際合作政策八個(gè)方面給予國內(nèi)集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)提供支撐。資料來源：前瞻產(chǎn)業(yè)研究院， ， 整理減稅補(bǔ)貼與資本加持共同推動 EDA 行業(yè)快速發(fā)展。國家通過減稅政策、補(bǔ)貼與引導(dǎo)資金注入三個(gè)手段推動 EDA行業(yè)快速發(fā)展，政府在將 EDA 認(rèn)定為高新技術(shù)行業(yè)給予稅收優(yōu)惠的基礎(chǔ)上，通過“核高基”等計(jì)劃與政府大力補(bǔ)貼，改善了本土 EDA 企業(yè)的現(xiàn)金流情況；另一方面，以國家集成電路產(chǎn)業(yè)投資基金為代表的基金引導(dǎo)社會資本進(jìn)入 EDA 行業(yè)，能夠讓本土EDA 企業(yè)的更多資金流向研發(fā)。表 7：國家使用經(jīng)濟(jì)手段推動

57、EDA 行業(yè)發(fā)展時(shí)間政策主要內(nèi)容2019.05關(guān)于集成電路設(shè)計(jì)和軟件產(chǎn)業(yè)企業(yè)所得稅政策的公告依法成立且符合條件的集成電路設(shè)計(jì)企業(yè)和軟件企業(yè)，在 2018 年 12 月 31 日前自獲利年度起計(jì)算優(yōu)惠期，第一年至第二年免征企業(yè)所得稅，第三年至第五年按照 25%的法定稅率減半征收企業(yè)所得稅，并享受至期滿為止。2020.052019.01關(guān)于軟件和集成電路產(chǎn)業(yè)企業(yè)所得稅優(yōu)惠政策有關(guān)問題的通知上海自由貿(mào)易試驗(yàn)區(qū)發(fā)布集成電路補(bǔ)貼政策依法成立且符合條件的集成電路設(shè)計(jì)企業(yè)和軟件企業(yè)，在 2019 年 12 月 31 日前自獲利年度起計(jì)算優(yōu)惠期，第一年至第二年免征企業(yè)所得稅，第三年至第五年按照 25%的法定稅

58、率減半征收企業(yè)所得稅，并享受至期滿為止中國(上海)自由貿(mào)易試驗(yàn)區(qū)臨港新片區(qū)發(fā)布了集聚發(fā)展集成電路產(chǎn)業(yè)若干措施，其中提出了 10 項(xiàng)支持條款。支持 EDA 軟件購買和研發(fā)。對購買 EDA 設(shè)計(jì)工具軟件(含軟件升級費(fèi)用)的企業(yè)并實(shí)際在臨港新片區(qū)內(nèi)開展辦公研發(fā)的企業(yè)，按照實(shí)際發(fā)生費(fèi)用的 50%，給予年度最高 200 萬元的支持。對在新片區(qū)從事集成電路 EDA 設(shè)計(jì)工具研發(fā)的企業(yè)，給予 EDA 研發(fā)費(fèi)用最高 50%的年度研發(fā)資助，總額不超過 3000 萬元。資料來源：國稅總局等， 整理3、國內(nèi) EDA 企業(yè)迅速追趕，核心技術(shù)持續(xù)突破國內(nèi)的集成電路生態(tài)迅速健全，本土集成電路企業(yè)憂患意識增強(qiáng)，國產(chǎn) EDA

59、 品牌滲透率進(jìn)一步提升。在政策引導(dǎo)和美國斷供等多因素影響下，國內(nèi)集成電路產(chǎn)業(yè)近年來迅速發(fā)展，涌現(xiàn)出一批優(yōu)秀的本土集成電路公司，能夠覆蓋集成電路產(chǎn)業(yè)的大部分環(huán)節(jié)，國內(nèi)的集成電路生態(tài)環(huán)境逐步健全。同時(shí)，本土集成電路企業(yè)對大環(huán)境不確定性的憂患意識也在提升，更加注重與本土 EDA 進(jìn)行合作，例如華大九天、概倫電子等本土 EDA 公司逐步建立和加深了與中芯國際、華虹科技等國內(nèi)標(biāo)桿性集成電路公司之間的合作，增進(jìn)了本土 EDA本土芯片設(shè)計(jì)廠本土 Foundry 之間的生態(tài)綁定，有助于推動本土 EDA 企業(yè)的發(fā)展，未來本土 EDA 品牌在國內(nèi)市場中的滲透率有望進(jìn)一步提升。高校協(xié)同模式培養(yǎng)未來 EDA 工程師，

60、國內(nèi)人才紅利持續(xù)推動集成電路行業(yè)快速發(fā)展。目前我國仍然是世界上勞動力數(shù)量最多和勞動力平均素質(zhì)最高的國家之一，依舊能夠充分享受人才為國家科技發(fā)展帶來的紅利。人才是推動 EDA 及集成電路行業(yè)發(fā)展的核心因素之一，過去我國由于在這一方面的重視程度不夠高，造成了短期內(nèi)國內(nèi)集成電路人才的不足，但是近年來伴隨著國家對集成電路產(chǎn)業(yè)重視程度提高與市場回報(bào)增厚的驅(qū)動，各高校已經(jīng)越來越多地通過設(shè)立相關(guān)課程、校企聯(lián)合等手段來培養(yǎng)未來的 EDA 工程師，國內(nèi) EDA 行業(yè)人才不足的困境未來有望逐步得到緩解，在人才的驅(qū)動下迎來高速發(fā)展階段。表 8：部分本土 EDA 公司與高校協(xié)同培養(yǎng)人才的例子EDA 企業(yè)學(xué)校項(xiàng)目內(nèi)容概