教程vlsi實(shí)驗(yàn)指導(dǎo)

1、開(kāi)始1、如下2、，點(diǎn)擊 connect，在 Password 中輸入 sd2013,點(diǎn)擊 OK。雙擊進(jìn)入3、顯示桌面4、 打開(kāi)終端，即點(diǎn)擊鼠標(biāo)右鍵，選擇 open terminal5、在終端內(nèi)輸入 pwd,即可顯示當(dāng)前工作目錄。ls 顯示目錄下的內(nèi)容?？梢越?VLSI文件夾，即輸入 mkdir VLSI；cd VLSI 即進(jìn)入VLSI 文件夾；輸入 icfb & ,再點(diǎn)擊回車(chē)，就會(huì)的 CIW(dreter Window),即命令解釋窗。出現(xiàn)6、建新庫(kù)，在庫(kù)里面畫(huà)出反相器電路圖、振蕩器電路圖和版圖三個(gè) cell。 在 CIW 中，點(diǎn)擊 FileNewLibrary.； 在 New Librar

2、y框內(nèi)輸入庫(kù)名，例如 ring_osc；并在 Technology File 中選擇第一項(xiàng)，compile a new techfile.，然后點(diǎn)擊 Browse,在打開(kāi)的 FILE Browser 中的 File 中輸入/tools/cadence/cds5141/tools.lnx86/dfII/sles/techfile, 點(diǎn) 擊 回 車(chē) ， 下 拉 輻 條 ， 找 到sle2003.tf，點(diǎn)擊 OK 一路返回，將提示 tf 文件加載成功。反相器篇7、建立新文件，先畫(huà)反相器電路圖在 CIW 中，選 FileNewCell view.，“Create New File”框。在 Librar

3、y Name，選剛建的庫(kù) zdq, 在 Cell Name 中輸入單元名，inv，點(diǎn)擊 Tool 文本區(qū)右端的按鈕，出現(xiàn)下拉菜單。選擇 Comer-Schematic，在 View Name 內(nèi)自動(dòng)生成Schematic。按 OK 鍵“Virtuoso Schematic Editing”(電路圖編輯窗)。8、加器件 選命令 AddInstance.，出現(xiàn)“AddInstance”框。 點(diǎn)擊 Browse 按鈕，出現(xiàn) Library Browser ，在 library 一欄中選擇oglib，庫(kù)中包含花振蕩器的所有 cell，如 pmos4，nmos4.并在 View 中選擇symbol，再點(diǎn)

4、擊 HIDE，將器件添加即可。修改器件尺寸，選中期間，即將鼠標(biāo)單擊器件，若器件被白色方框包圍，則代表選中。按字母 q,進(jìn)行修改，如圖，修改 pmos 在 mname 處輸入 P 并設(shè)置 l=350n,w=2.1u.類(lèi)似修改 nmos 在 mname 處輸入 N,并設(shè)置 l=350n,w=1.05u9、連線。點(diǎn)擊圖標(biāo),或直接點(diǎn)擊字母 w。10、添加反相器輸入、輸出引腳 點(diǎn)擊屏幕左下方按鈕，如圖添加輸入引腳，重復(fù)此過(guò)程，添加輸出引腳output，可以命名為 vout 結(jié)果如下圖11、檢查并存盤(pán)。即點(diǎn)擊圖標(biāo)。觀察 CIW 中 check 是否出現(xiàn) error。12、建立 symbol，目的是以后用到

5、反相器可以直接調(diào)用。13、進(jìn)行 INV 的電壓傳輸特性曲線的仿真A創(chuàng)建新的cell，名字為 test_invB在 test_inv 里面添們剛剛創(chuàng)建的 INV，方法如下C再按照以上的方法依次添加oglab 里面的vdc、vpulse、cap 和 gnd. 如圖D連線，點(diǎn)擊字母 w.E 修改電壓源的參數(shù)，即選中 vpulse,點(diǎn)擊 q .同理改為 0.1p f.可以修改 vdc 直流電壓為 3.5V。cap修Fcheck and save一下，進(jìn)行仿真環(huán)境，點(diǎn)擊左上角 tools ，og environmentG設(shè)置仿真庫(kù)，如圖點(diǎn)擊 setup，菜單下選擇 mlibraries,在出現(xiàn)的框內(nèi)直接

6、輸入s, 不要點(diǎn)擊回/tools/cadence/cds5141/tools.lnx86/dfII/sles/artist/spectreExles/osc/m車(chē)，直接點(diǎn)擊右下角 Browse，在(section)輸入 typ,再 Add?？騼?nèi)選擇 corner_lib.scs，選擇 ok,在對(duì)應(yīng)的紅色框內(nèi)H設(shè)置 vpulse 直流電壓，如圖，將其設(shè)置為 3.5 vI設(shè)置仿真類(lèi)型，因?yàn)樽?inv 電壓傳輸特性曲線所以選擇 dc 分析如圖還要做TRAN 分析。J 在圖中選擇要仿真的連接輸出 pin 和電容的線K 輸出仿真結(jié)果L 分析結(jié)果，符合反相器的電壓傳輸特性曲線振蕩器篇14、畫(huà)出環(huán)形振蕩器電

7、路圖 建立新文件調(diào)用剛才自己在ring_osc 庫(kù)下畫(huà)的inv，來(lái)組成振蕩器。再添加一個(gè) input pin, 和output pin 將其分別連在兩個(gè)反相器輸入輸出之間的連線上，起名為 vin .vout。再添加兩個(gè) input pin,將其連接在反相器的vss 和 vdd.起名對(duì)應(yīng)vss 和 vdd。生成 symbol。方便以后調(diào)用?？梢蕴砑訕?biāo)記，表示其為ring_osc，l 如圖，最后再保存一下。15、 進(jìn)行ring_osc 的電路圖仿真。A可以再次建立一個(gè)新的文件，名為 test_ring_osc,B在 test_ring_osc 里面添們剛剛創(chuàng)建的ring_osc，方法如下C再按照以

8、上的方法依次添加oglab 里面的 vdc（設(shè)置 vdc 為 3.5V）和 gnd.按字母 L 進(jìn)行給線加標(biāo)記，如圖iD再按照以上的方法依次添加oglab 里面的cap,將cap 修改為 1f，并連線,如圖Echeck and save 一下，進(jìn)行仿真環(huán)境，點(diǎn)擊左上角 tools ，og environmentF設(shè)置仿真庫(kù)，如圖點(diǎn)擊 setup，菜單下選擇 mlibraries,在出現(xiàn)的框內(nèi)直接輸入s, 不要點(diǎn)擊回/tools/cadence/cds5141/tools.lnx86/dfII/sles/artist/spectreExles/osc/m車(chē)，直接點(diǎn)擊右下角 Browse，在(se

9、ction)輸入 typ,再 Add?？騼?nèi)選擇 corner_lib.scs，選擇 ok ,在對(duì)應(yīng)的紅色框內(nèi)G設(shè)置n 的初值，防止亞穩(wěn)態(tài)的出現(xiàn),如圖點(diǎn)擊 initial condition，直接點(diǎn)擊電路圖中連接 vout 的線，將出現(xiàn)如圖情況,再點(diǎn)擊 ok。H 置仿真類(lèi)型，做TRAN 分析。如圖,stop time 為 5n即可。I 在圖中選擇要仿真的輸出線，這里選擇了 voutJ 查看仿真結(jié)果版圖篇16. 建立新庫(kù)，畫(huà)振蕩器版圖在 CIW 中，選 FileNewlibrary.，“Create New Library”框。在 Library Name，可以輸入 ring_osc1, 在第一個(gè)

10、紅色方框內(nèi)選擇第一個(gè)選項(xiàng)，即 compile a new。，點(diǎn)擊 OK。在 LOAD Technology File 中輸入/tools/cadence/cds5141/tools/dfII/pdk/tsmc/techfile，點(diǎn)擊 OK，將提示加載成功。將 tsmc 文件夾下的 display.drf 拷貝到 VLSI 下?？梢詮淖烂纥c(diǎn)擊computer 一步步進(jìn)入到 tsmc 文件夾。17.建立新的文件。此時(shí)在 Tool 處選擇 Virtuoso。18、如圖，會(huì)出現(xiàn)LSW 和Layout Editing。19. 使用 Option 菜單進(jìn)行版圖編輯窗設(shè)置。選命令 OptionDisplay

11、e，出現(xiàn)“DisplayOptions”框 。在 Grid Controls 處， 4 個(gè)參數(shù)的缺省設(shè)置為 1、5、0.5 和 0.5?？稍O(shè)置為 0.1、0.5、0.01 和 0.01。20、 花反相器版圖?；ò鎴D時(shí)要遵循設(shè)計(jì)規(guī)則，即最小間距，最小包圍、最小延伸最小寬度等。A. 畫(huà) pmos 管。在 lsw 中選擇DIFF (選擇后綴為 drw，即drawing 繪圖，其它層類(lèi)似，選 drw)花有源區(qū)矩形。豎直距離（W）令（按字母 r ）,在屏幕作為輸入層，再選花矩形設(shè)置為 2.1，寬度 2.1um.可用直尺命令（左下角 Ruler）進(jìn)量，水平距離（L）設(shè)置暫不要求。 若不畫(huà)多了，可按字母 s

12、 ，進(jìn)行修剪。 （這里 2.1 為先前設(shè)計(jì)反相器電路圖中pmos 的尺寸，大家可以根據(jù)自己的實(shí)際情況畫(huà)圖，也可以將之前的反相器pmos 和 nmos 尺寸相應(yīng)的改為 2.1 和 1.05）B. 畫(huà)多晶硅柵極。多晶硅位于有源區(qū)中部，也為矩形。寬度 0.35um.可用直尺命令（左下角Ruler）進(jìn)量。多晶伸出有源區(qū)不小于 0.22 um.如下圖。注意，要嚴(yán)格按照設(shè)計(jì)規(guī)則來(lái)畫(huà)，不然DRC 時(shí)會(huì)報(bào)錯(cuò)。C.畫(huà)源區(qū)和漏區(qū)接觸孔。輸入層在 LSW 中選擇 cont-drw，也為矩形，大小為 0.22um0.22um。畫(huà)完一個(gè)接觸孔，其它的用（點(diǎn)擊鍵盤(pán)字母 C ,再選擇器件，單擊后進(jìn)行）即可。注意接觸柵極要大

13、于 0.16um。若不滿足可將其移動(dòng)（點(diǎn)擊鍵盤(pán)字母 M）。D. 在有源區(qū)外畫(huà) P注入的矩形。即選擇 PIMP 層，滿足最小包圍，并且它離 gate 柵極要至少 0.35um。E在 P+注入?yún)^(qū)外再畫(huà) NWELL 的矩形，為滿足最下包圍，不妨畫(huà)大些。如圖。到此為止，除了金屬連線，pmos 基本完成。F 畫(huà) nmos 管。因?yàn)?nmos 和 pmos 差不多，可將 pmos 管包括 pinp 以內(nèi)的層過(guò)去，并加以修改即可。1.修改有緣區(qū) W 為 1.05um。2.減小一個(gè)接觸孔，并將 pimp 和有源區(qū)向上移動(dòng)。3.將拷貝后的 pimp 改為 nimp（選中設(shè)計(jì)層，點(diǎn)擊鍵盤(pán)字母Q,進(jìn)行修改并 ok）

14、。G. 進(jìn)行連線。用 Metal1 進(jìn)行連線，將p 管和 n 管的漏極連接起來(lái)作為反相器的輸出。然后用 metal1 作為輸入層在 pmos 上方華裔矩形作為電源vdd，并將其連接到 p 管源區(qū)的接觸孔同理畫(huà)出 vss，也將它與 nmos 管的源區(qū)連接。如圖H 畫(huà)襯底接觸。將 p 管源區(qū)接觸孔拷貝（點(diǎn)擊鼠標(biāo)右鍵）并旋轉(zhuǎn) 90，放到金屬電源 vdd空白處。需要畫(huà)個(gè)有源區(qū)矩形包圍住這些接觸孔，再畫(huà)個(gè) nimp，包圍住有源區(qū)。如圖I將 vdd 中 nimp，有源區(qū)，和接觸孔拷貝到 vss 中，再將 nimp 改為 pimp.如圖J在 mos 管的間隙加一段多晶與多晶柵極連接，作為反相器的輸入。并在其

15、中打上 cont接觸孔一個(gè)。再加一段金屬樂(lè)于輸出金屬連接作為輸出。如圖,再添加 metal1 連接到 gate。K. 將圖中同層矩形組成的多邊形進(jìn)行合并（EditMerge），包括前面的步驟中。L.建立標(biāo)記。按字母 L,將 vss、vdd、vin、vout，標(biāo)注上，最后保存一下。21、 用 calibre 做 DRC。首先要建立一些相關(guān)路徑，比如建立 inv_sim 路徑，把 drcdfile 放到該路徑下。我建立了/home/zyx/VLSI/inv_sim,并且把 calibre.drc在inv_sim 里。Calibre.drc 位置在/tools/cadence/cds5141/too

16、ls/dfII/pdk/tsmc/Calibre,面點(diǎn)擊 computer 一步步進(jìn)入。.可以從桌A. 打開(kāi)所要 run 的 cell，即會(huì)彈出一大一小窗口；剛畫(huà)的振蕩器版圖。點(diǎn)擊窗口欄里面的 calibre，選擇 run drc,B 把 load Runset File 那個(gè)小窗口 cancel 掉。點(diǎn)窗口左側(cè)的第一個(gè) Rules,并選擇瀏覽(),把 calibre.drc 找出并填入。把相應(yīng)的run 的路徑填入，這個(gè)就是錯(cuò)誤放置的位置。C點(diǎn)擊左側(cè) Inputs，選中“export from layout viewer”選項(xiàng)，則默認(rèn)為系統(tǒng)自己做 gds。D選擇 outputs，此處為驗(yàn)證后生

17、成的 report 文件。（drc.out&drc.sum 文件）,系統(tǒng)給出的文件預(yù)設(shè)輸出為 cell name.drc.summary,即為 dracula 的.sum 文件，其他選項(xiàng)都以預(yù)設(shè)操作即可。E前面的準(zhǔn)備工作完成之后點(diǎn)擊第五項(xiàng)“run drc”，開(kāi)始版圖的設(shè)計(jì)規(guī)則驗(yàn)證工作。之后,第五項(xiàng)就變?yōu)椤皊top drc”，隨時(shí)可以停止。驗(yàn)證完成之后會(huì)自動(dòng)開(kāi)啟Start RVE 功能模塊。F在 Drc RVE 左上角就可以看出有 6 個(gè)錯(cuò)。一般會(huì)通過(guò)Drc RVE 來(lái)查詢 drc.results，單擊錯(cuò)誤，下面會(huì)顯示錯(cuò)誤原因 ；點(diǎn)擊 Highlight,選中 Highlight all 可在版

18、圖中顯示。G修錯(cuò)誤圖中出現(xiàn)的錯(cuò)誤。然后保存版圖，再次進(jìn)行 DRC，直接點(diǎn)擊 run drc 即可，直到為止。22 用 calibre 做 LVS,即版圖和電路圖對(duì)比。.首先把需要的文件放到同一個(gè)路徑下：建立一個(gè) lvs 的路徑，把 lvsdfile、netlist等放到 lvs 路徑下。我建立了/home/zyx/VLSI/inv_sim，并將 calibre.lvs 放入其中，還少網(wǎng)表文件。其中 calibre.lvs 在/tools/cadence/cds5141/tools/dfII/pdk/tsmc/Calibre,擊 computer 一步步進(jìn)入。.A ,生成網(wǎng)表文件。在 CIW 中，選命令 FileExportCDL可以從桌面點(diǎn)B .在 Library Browser 中，填寫(xiě)后面幾個(gè)區(qū)域的內(nèi)容。Run Directory 默認(rèn)是當(dāng)前目錄，可以將其放入自己將建立的 LVS 目錄里面。然后點(diǎn)擊 OK，就會(huì)出現(xiàn)ysis Job sicceed.找到目的地址，對(duì)剛剛產(chǎn)生的網(wǎng)表進(jìn)行一點(diǎn)修改，方便 calibre 識(shí)別。見(jiàn)下圖。C.打開(kāi)所要run 的cell,點(diǎn)擊窗口菜單欄里的 calibre，選擇 run lvs,會(huì)彈出如右圖窗口。取消掉小窗口。D.在相應(yīng)位置