蘇大arm cortex-m4kinetis光盤sd fsl k60分章閱讀k60rev6ch38pdb中文

1、第 38 章 可編程延時(shí)模塊（Programmable Delay Block，PDB）注意：有關(guān)此模塊的特定的實(shí)現(xiàn)詳細(xì)信息實(shí)例，請(qǐng)參閱配置一章。38.1 概述PDB 可以為或外部觸發(fā)源提供可控制的延時(shí)，可以為 ADC 的硬件觸發(fā)輸入或?yàn)?DAC 的產(chǎn)生提供可編程的間隔。這樣就可以為 ADC 轉(zhuǎn)換和 DAC 輸出的完成提 確的時(shí)間。PDB 模塊還可以提供脈沖輸出，就跟 CMP 模塊中的采樣窗口一樣。38.1.1 特性多達(dá) 15 種輸入觸發(fā)中斷源和多達(dá) 8 路的可配置 PDB 通道一個(gè) PDB 模塊對(duì)應(yīng)一個(gè) ADC觸發(fā)中斷源為每個(gè) PDB 通道 ADC 觸發(fā)器選擇一個(gè)觸發(fā)器輸出的 ADC器和多達(dá)

2、 8 個(gè)預(yù)輸出每個(gè)輸出有一個(gè) 16 位的延時(shí)寄存器可選的旁路電阻運(yùn)行模式有單次觸發(fā)模式和連續(xù)模式背靠背模式，可以使得 ADC 轉(zhuǎn)換完成后觸發(fā)下個(gè) PDB 通道可編程的延時(shí)中斷順序錯(cuò)誤中斷每個(gè)觸發(fā)器有一個(gè)通道標(biāo)志和一個(gè)順序錯(cuò)誤標(biāo)志支持 DMA硬件觸發(fā)3高達(dá) 8 路的 DAC觸發(fā)源每個(gè) DAC 模塊有一個(gè)觸發(fā)輸出每個(gè) DAC 觸發(fā)輸出有一個(gè) 16 位的可選旁路延遲時(shí)間間隔觸發(fā)寄存器可選的外部觸發(fā)源4高達(dá) 8 路的脈沖輸出脈沖輸出可以獨(dú)立的使能或脈寬可調(diào)延時(shí)寄存器注意：PDB 的數(shù)量的輸入和輸出出發(fā)是與特定配置信息。有關(guān)的。詳細(xì)信息請(qǐng)參閱38.1.2 實(shí)現(xiàn)下面的字母表示觸發(fā)數(shù)量：1N-總的可用的 P

3、DB 通道數(shù)2n-PDB 通道號(hào)，范圍 0N-13M-每個(gè) PDB 通道的總得可用的觸發(fā)器4m-觸發(fā)號(hào)，范圍 0M-15X-總的 DAC觸發(fā)數(shù)量6x-DAC觸發(fā)號(hào)，范圍 0X-17Y-總的脈沖輸出8y-脈沖輸出號(hào)，范圍 0-Y-1注意：模塊輸出的數(shù)量觸發(fā)的是與特定的。輸出觸發(fā)執(zhí)行的模塊，請(qǐng)參閱配置信息。背靠背的確認(rèn)連接PDB 背靠背操作確認(rèn)連接是與具體說明。DAC 外部觸發(fā)輸入連接有關(guān)的。關(guān)于實(shí)現(xiàn)，參考配置DAC 的外部觸發(fā)輸入連接的實(shí)現(xiàn)是與具體說。有關(guān)的。詳情參考配置38.1.5結(jié)構(gòu)圖圖 38-1 PDB 結(jié)構(gòu)圖38.1.6運(yùn)行模式PDB 的 ADC 觸發(fā)器選擇以下模式運(yùn)行：模式：假如 PD

4、B 沒有以可選模式的背靠背方式運(yùn)行，則計(jì)數(shù)器關(guān)閉，并且所有觸發(fā)輸出為低電平。調(diào)試模式：當(dāng)處理器處于調(diào)試模式時(shí)，計(jì)數(shù)器暫停計(jì)數(shù)，為 DAC 觸發(fā)器計(jì)數(shù)的計(jì)數(shù)器在調(diào)試模式下也被暫停計(jì)數(shù)。使能單次觸發(fā)模式：使能計(jì)數(shù)器，當(dāng)輸入觸發(fā)源的上升沿電平有跳變或者通過觸發(fā)將 SCSWTRIG置位時(shí)，計(jì)數(shù)器從零開始計(jì)數(shù)。在每個(gè)通道中，一個(gè)被使能的預(yù)觸發(fā)器一次預(yù)觸發(fā)器輸出入事件；無論何時(shí)任何一個(gè)預(yù)觸發(fā)器被，這個(gè)觸發(fā)器的輸出都要。使能連續(xù)模式：計(jì)數(shù)器使能而且從零計(jì)數(shù)。當(dāng)計(jì)數(shù)器到達(dá)模數(shù)寄存器的值時(shí)，從新歸零計(jì)數(shù)。這使源源不斷的預(yù)觸發(fā)器 /觸發(fā)器的輸出作為一個(gè)單一的觸發(fā)輸入事件。使能旁路：當(dāng)輸入觸發(fā)源電平上升沿跳變，或者

5、將 SCSWTRIG置位時(shí)，預(yù)觸發(fā)和輸入觸發(fā)將立即響應(yīng)，這就是旁路延時(shí)寄存器。有可能旁路任何一個(gè)或多個(gè)延時(shí)寄存器；因此這個(gè)模式可以用于單次觸發(fā)模式或者連續(xù)模式。38.2 PDB 信號(hào)描述表 38-1 PDB 信號(hào)描述38.3器地址映像和寄存器定義FTMx器絕對(duì)地址（十六進(jìn)制）寄存器名寬度（位）權(quán)限復(fù)位值章節(jié)/頁4003_6000控 制 和 狀 態(tài) 寄 存 器(PDB0 SC)32R/W0000_0000h38.3.1/9174003_6004模塊寄存器(PDB0_MOD)32R/W0000_Fh38.3.2/9194003 6008計(jì)數(shù)器(PDB0 CNT)32R0000 0000h38.3.

6、3/9204003_600C中 斷 延 遲 寄 存 器(PDB0_IDLY)32R/W0000_Fh38.3.4/9204003_6010通道 n 控制寄存器 1(PDB0 CH0C1)32R/W0000_0000h38.3.5/9214003_6014通道 n 狀態(tài)寄存器 (PDB0_CH0S)32R/W0000_0000h38.3.6/9224003_6018通道 n 延遲 0 寄存器(PDB0_CH0DLY0)32R/W0000_0000h35.3.7/9234003_601C通道 n 延遲 1 寄存器(PDB0_CH0DLY1)32R/W0000_0000h38.3.8/9234003

7、_6038通道 n 控制寄存器 1(PDB0 CH1C1)32R/W0000_0000h38.3.5/9214003_603C通道 n 狀態(tài)寄存器 (PDB0_CH1S)32R/W0000_0000h38.3.6/9224003_6040通道 n 延遲 0 寄存器(PDB0 CH1DLY0)32R/W0000_0000h38.3.7/9234003_6044通道 n 延遲 1 寄存器(PDB0_CH1DLY1)32R/W0000_0000h38.3.8/923信號(hào)描述I/OEXTRG外部輸入觸發(fā)源，如果使能 PDB 而且外部輸入觸發(fā)源被選中時(shí)，EXTRG 引腳上升沿電瓶跳變會(huì)使計(jì)數(shù)器重新計(jì)數(shù)I

8、38.3.1 狀態(tài)和控制寄存器（PDBx_SC）PDBx_SC 位描述位描述31-20：預(yù)留預(yù)留，只讀，值為 019-18：LDMOD裝載模式選擇LDOK 置位后，此字段用來選擇 MOD、IDLY、ChnDlym、x 和 POyDly 寄存器的值 00 當(dāng) LDOK 置位時(shí)，寄存器的值立即從緩沖裝載01 LDOK 置位后，寄存器的值會(huì)在 PDB 計(jì)數(shù)器的值到達(dá) MOD 寄存器的值后裝載緩沖區(qū)的值LDOK 置位后，寄存器的值會(huì)在檢測(cè)到輸入觸發(fā)事件后裝載緩沖的值LDOK 置位后，寄存器的值會(huì)在 PDB 計(jì)數(shù)器的值到達(dá) MOD 寄存器的值后或者檢測(cè)到輸入觸發(fā)事件后裝載緩沖的值17：PDBEIEPDB

9、 順序錯(cuò)誤中斷使能位中斷使能中斷16：SWTRIG觸發(fā)當(dāng)使能 PDB 而且選擇觸發(fā)作觸發(fā)源時(shí)，該位置 1 會(huì)使計(jì)數(shù)器從新計(jì)數(shù)。寫 0 無效。讀為 015：DMAENDMA 使能位 01 使能14-12：PRESCALER預(yù)分頻選擇位計(jì)數(shù)使用外設(shè)時(shí)鐘除以所選擇的 MULT 的乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 2 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 4 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 8 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 16 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 32 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)

10、時(shí)鐘除以 64 倍的所選擇的 MULT 乘法因子。計(jì)數(shù)使用外設(shè)時(shí)鐘除以 128 倍的所選擇的 MULT 乘法因子。4003_6150間隔觸發(fā)器 控制寄存器(PDB0_DACC0)32R/W0000_0000h38.3.9/9244003_6154DAC 間隔 n 寄存器 (PDB0_DAC0)32R/W0000_0000h38.3.10/9244003_6158DAC 間隔觸發(fā)器 n 控制寄 存 器 (PDB0 DAC C1)32R/W0000_0000h38.3.9/9244003_615CDAC 間隔 n 寄存器 (PDB0_DAC1)32R/W0000_0000h38.3.10/9244

11、003_6190脈沖輸出 n 使能寄存器(PDB0_PO0EN)32R/W0000_0000h38.3.11/9254003_6194脈沖輸出 n 延遲寄存器(PDB0_PO0DLY)32R/W0000_0000h38.3.12/92538.3.2 模數(shù)寄存器（PDBx_MOD）11-8：TRGSEL輸入觸發(fā)源選擇為 PDB 選擇輸入觸發(fā)源。輸入觸發(fā)源可以是或者外部觸發(fā)源，或者觸發(fā)。 0000 中斷源 00001 中斷源 10010 中斷源 20011 中斷源 30100 中斷源 40101 中斷源 50110 中斷源 60111 中斷源 71000 中斷源 81001 中斷源 91010 中

12、斷源 101011 中斷源 111100 中斷源 121101 中斷源 131110 中斷源 141111中斷7：PDBENPDB 使能位計(jì)數(shù)器計(jì)數(shù)器使能6：PDBIFPDB 中斷標(biāo)志位當(dāng)計(jì)數(shù)器的值等于 IDLY 寄存器的值時(shí)，此位置位。寫 0 清除。5：PDBIEPDB 中斷使能這一位使能 PDB 中斷。當(dāng)此位被置位且 DMAEN 被清除時(shí)，PDBIF 會(huì)產(chǎn)生一個(gè)中斷 01 使能4：預(yù)留預(yù)留，只讀，值為 03-2：MULT倍頻因子選擇位 00 倍頻因子為 101 倍頻因子為 10倍頻因子為 20倍頻因子為 401:CONT連續(xù)模式使能位單次觸發(fā)模式連續(xù)模式0：LDOK裝載數(shù)據(jù) OK 位寫 1

13、 可以讓緩沖裝載寄存器 MOD、IDLY、ChnDlym、x 和 POyDly 的值。MOD、 IDLY、ChnDlym、x 和 POyDly 可以通過 LDMOD 發(fā)揮作用。LOCK 位值置 1 后，在緩沖區(qū)的上的值無效且不能被寫入緩沖區(qū)，直到緩沖區(qū)中的值被加載到其寄存器。只有當(dāng) pdben 被設(shè)置或者在它被寫一的同時(shí)，LOCK 才能被寫入。當(dāng)緩沖區(qū)的值被加載到寄存器或者 PDBEN 被清零時(shí)，LOCK 是自動(dòng)被清除的。置 0 對(duì)其無影響。PDBx_MOD 位寄存器38.3.3T）計(jì)數(shù)寄存器（T 位描述38.3.4中斷延時(shí)寄存器（PDBc_IDLY）PDBc_IDLY 位描述38.3.5通道

14、n 控制寄存器 1（PDBx_CHnC1）每個(gè)通道都有一個(gè)控制寄存器，CHnC1。這幾位控制 PDB 的功能。PDBx_CHnC1 位描述位描述31-24：預(yù)留預(yù)留，只讀，值為 023-16：BBPDB 通道預(yù)觸發(fā)背靠背操作使能位這些位啟用 PDB ADC 預(yù)觸發(fā)器作為背對(duì)背的模式。只有低 M 預(yù)觸發(fā)位在此 MCU中實(shí)現(xiàn)。背靠背的操作使完整的 ADC 轉(zhuǎn)換到觸發(fā)器下一步的 PDB 通道 預(yù)觸發(fā)器位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：IDLYPDB 中斷延時(shí)寄存器這些位指定計(jì)劃的 PDB 中斷延遲值。它可以被用來計(jì)劃在某些時(shí)刻 PDB 周期的獨(dú)立中斷。如果啟用，當(dāng)計(jì)數(shù)器是等于 ID

15、LY 時(shí)，PDB 生成中斷，。閱讀這些位返回有效的 寄存器的值當(dāng)前的 PDB 的周期。位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：CNT只讀，值為當(dāng)前計(jì)數(shù)器的值位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：MODPDB 模值這些為確定了計(jì)數(shù)器的周期，當(dāng)計(jì)數(shù)器到達(dá)這個(gè)值時(shí)，歸零。當(dāng) PDB 位連續(xù)模式時(shí)，重新計(jì)數(shù)?？勺x這些位返回的當(dāng)前周期的 PDB 有效的寄存器的值。38.3.6通道n 狀態(tài)寄存器（PDBx_CHnS）PDBx_CHnS 位描述38.3.7通道n 延時(shí)寄存器 0（PDBx_CHnDLY0）PDBx_CHnDLY0 位描述38.3.8通道n 延時(shí)寄存器 1（PDBx_

16、CHnDLY1）位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：DLYPDB 通道延時(shí)值。這些位指定的通道對(duì)應(yīng) 預(yù)觸發(fā)器的延遲值。預(yù)觸發(fā)器當(dāng)計(jì)數(shù)器的值等于 DLY。閱讀這些位返回是有效的寄存器的值在當(dāng)前的 PDB 周期。位描述31-24:預(yù)留預(yù)留，只讀，值為 023-16：CFPDB 通道標(biāo)志當(dāng) PDB 計(jì)數(shù)器與 CHnDLYm 匹配時(shí) CFm被置位。寫 0 清除15-8：預(yù)留預(yù)留，只讀，值為 07-0：ERRPDB 通道順序錯(cuò)誤標(biāo)志PDB 通道相應(yīng)的預(yù)觸發(fā)器測(cè)順序錯(cuò)誤PDB 通道相應(yīng)的預(yù)觸發(fā)器檢測(cè)順序錯(cuò)誤?？梢酝ㄟ^ pre-trigger 從 PDB 通道 n 的轉(zhuǎn)換觸發(fā)一個(gè) 塊。當(dāng)一個(gè)

17、轉(zhuǎn)換，它由觸發(fā) PDB 通道 n，來自于 pre-triggers的一個(gè)是在運(yùn)行，則新的觸發(fā)器，從 PDB 通道不能接受相應(yīng)的預(yù)觸發(fā)器 m 的，并設(shè)置 ERR m。寫作 1 是清除序列錯(cuò)誤標(biāo)志。和觸發(fā)器輸出，使 ADC 轉(zhuǎn)換可以觸發(fā)下一組配置和結(jié)果寄存器。在背靠背連接鏈之前，應(yīng)用程序代碼必須僅僅啟用背靠背的在 PDB 預(yù)觸發(fā)操作。01 使能15-8：TOSPDB 預(yù)觸發(fā)輸出選擇位這些位用來選擇 PDB 的 ADC 預(yù)觸發(fā)輸出。PDB 通道響應(yīng)的預(yù)觸發(fā)進(jìn)入旁路模式。當(dāng)輸入觸發(fā)源被檢測(cè)到上升沿或者選擇為觸發(fā)模式且 SWTRIG 寫 1 之后，再過一個(gè)外設(shè)時(shí)鐘周期，預(yù)觸發(fā)器會(huì)響應(yīng)當(dāng)輸入觸發(fā)源被檢測(cè)到

18、上升沿或者選擇為觸發(fā)模式且 SWTRIG 寫 1 之后，且計(jì)數(shù)器到達(dá)通道的延時(shí)寄存器值加一個(gè)外設(shè)時(shí)鐘周期之后，預(yù)觸發(fā)器會(huì)響應(yīng)7-0：ENPDB 通道預(yù)觸發(fā)使能位PDB 通道響應(yīng)的預(yù)觸發(fā)器PDB 通道響應(yīng)的預(yù)觸發(fā)器使能PDBx_CHnDLY1 位描述38.3.9 DAC 間隔觸發(fā)器控制寄存器n（）位描述38.3.10 DAC 間隔寄存器 n（PDBx_DACn）PDBx_DACn 位描述38.3.11 脈沖輸出使能寄存器n（PDBx_POnEN）位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：DAC 間隔時(shí)間這些位指定 DAC 間隔觸發(fā)器的時(shí)間間隔值。當(dāng) DAC 間隔計(jì)數(shù)器等于 DAC 時(shí)

19、DAC 間隔觸發(fā)器觸發(fā) DAC 1:0 更新?？勺x這些位返回的 寄存器的目前 PDB周期有效的值。位描述31-2：預(yù)留預(yù)留，只讀，值為 01：EXTDAC 外部輸入觸發(fā)使能位該位使能 DAC 間隔計(jì)數(shù)器的外部觸發(fā)DAC 外部輸入觸發(fā)。DAC 間隔計(jì)數(shù)器復(fù)位并開始計(jì)算上升沿檢測(cè)選定的觸發(fā)輸入源或觸發(fā)被選中及 SWTRIG 置 1 。DAC 外部輸入觸發(fā)使能。跳過 DAC 間隔計(jì)數(shù)器和 DAC 外部觸發(fā)輸入觸發(fā) DAC間隔觸發(fā)器。0：TOEDAC 間隔觸發(fā)使能位該位使能 DAC 間隔觸發(fā)。01 使能位描述31-16：預(yù)留預(yù)留，只讀，值為 015-0：DLYPDB 通道延時(shí)值。這些位指定相應(yīng)通道的預(yù)

20、觸發(fā)的延遲值。預(yù)觸明當(dāng)計(jì)數(shù)器等于 DLY 的時(shí)，可讀這些位返回的寄存器的目前 PDB 周期有效的值。PDBx_POnEN 位描述38.3.12 脈沖輸出延時(shí)寄存器n（PDBx_POnDLY）PDBx_POnDLY 位描述功能描述PDB 預(yù)觸發(fā)器和觸發(fā)器輸出PDB 模塊包括一個(gè)輸出可以與幾個(gè)不同數(shù)值比較的計(jì)數(shù)器。若使能 PDB，觸發(fā)事件可以使計(jì)數(shù)器復(fù)位計(jì)數(shù)。觸發(fā)輸入事件定義為：對(duì)于每個(gè)通道，延時(shí) m 決定了輸入觸發(fā)開始到預(yù)觸發(fā)輸出信號(hào)改變的時(shí)間。定義如下：輸入事件到預(yù)觸發(fā) m=（晶振頻率*倍頻因子*延時(shí) m）+2 個(gè)外設(shè)時(shí)鐘周期。增加一個(gè)額外的外設(shè)時(shí)鐘周期來決定通道觸發(fā)輸出改變的時(shí)間。每個(gè)通道與

21、一個(gè) ADC 相關(guān)。PDB 通道 n 預(yù)觸發(fā)輸出從 0 到 M 和觸發(fā)輸出與 ADC 硬件觸發(fā)器相連。預(yù)觸發(fā)用于在實(shí)際觸發(fā)之前預(yù)處理 ADC 模塊。該 ADC包含 M 集的配置和結(jié)果寄存器，允許它在-pong 方式運(yùn)行，交替 M 個(gè)不同的模擬之間的轉(zhuǎn)換來源。當(dāng)預(yù)觸發(fā) m 被，及設(shè)置 m 配置和結(jié)果寄存器觸發(fā)ADC 轉(zhuǎn)換的時(shí)，預(yù)觸發(fā)輸出用于指定進(jìn)行下一個(gè)信號(hào)的采樣。下面的波形闡明了 PDB 通道 n 的預(yù)觸發(fā)和觸發(fā)。延時(shí)時(shí)間可以單獨(dú)在CHnDLYm 寄存器中設(shè)置。預(yù)觸發(fā)可以在 CHnC1ENm中使能或。位描述31-16：DLY1PDB 脈沖輸出延時(shí) 1這些位用來確定 PDB 脈沖輸出延時(shí) 1 的

22、值。當(dāng) PDB 計(jì)數(shù)器等于 DLY1 時(shí)，脈沖輸出高?？勺x這些位返回的寄存器的目前 PDB 周期有效的值。15-0：DLY2PDB 脈沖輸出延時(shí) 2這些位用來確定 PDB 脈沖輸出延時(shí) 2 的值。當(dāng) PDB 計(jì)數(shù)器等于 DLY2 時(shí)，脈沖輸出高?？勺x這些位返回的寄存器的目前 PDB 周期有效的值。位描述31-8：預(yù)留預(yù)留，只讀，值為 07-0：POENPDB 脈沖輸出使能這些位使能脈沖輸出。在此 MCU 中只能實(shí)現(xiàn)低 Y 位。01 使能圖 38-54 預(yù)觸發(fā)和觸發(fā)輸出當(dāng) CHnC1TOSm被清零時(shí)，CHnDLYm 寄存器的延時(shí)可以選擇為旁路。在這種情況下，當(dāng)觸發(fā)輸入事件發(fā)生時(shí)，預(yù)處理 m 會(huì)在

23、兩個(gè)時(shí)鐘周期后開始。PDB 可以配置為背靠背（B2B）操作模式。B2B 模式可以使 ADC 轉(zhuǎn)換完成觸發(fā)后繼續(xù)下一個(gè)預(yù)觸發(fā)和觸發(fā)輸出，這樣 ADC 轉(zhuǎn)換可以在下一個(gè)配置和結(jié)果寄存器集中觸發(fā)。當(dāng) B2B 由 CHnC1BBm使能時(shí)，延時(shí) m 被忽略，預(yù)觸發(fā)會(huì)在確認(rèn) m 只有收到的 2 個(gè)外設(shè)時(shí)鐘周期后開始。當(dāng) ADC 轉(zhuǎn)換正在進(jìn)行而且SC1COCO沒有設(shè)置時(shí)，來自 PDB 通道 n的預(yù)觸發(fā) m 不會(huì)被ADC 轉(zhuǎn)換時(shí)，一個(gè)接受。因此，每次 PDB 通道 n 預(yù)觸發(fā)和觸發(fā)輸出開始SC1COCO時(shí)，這個(gè)鎖被停的與預(yù)觸發(fā)相關(guān)的鎖就會(huì)被激活。當(dāng)?shù)南鄳?yīng)位被置位或者相應(yīng)的 PDB 預(yù)觸發(fā)被或者 PDB 被止。

24、當(dāng)任意一個(gè)通道的預(yù)觸發(fā)鎖被激活時(shí)，通道 n 的觸發(fā)輸出被抑制。如果當(dāng)通道 n 中有激活的鎖時(shí)，新的預(yù)觸發(fā)會(huì)開始，那么寄存器 CHnSERRm相應(yīng)的的標(biāo)志位會(huì)被置位。如果 SCPDBEIE被置位，順序錯(cuò)誤中斷會(huì)產(chǎn)生。因?yàn)檠訒r(shí) m被設(shè)置得太短而且預(yù)觸發(fā) m 在 ADC 轉(zhuǎn)換完成之前觸發(fā)，所以會(huì)發(fā)生順序錯(cuò)誤。當(dāng) PDB 計(jì)數(shù)器到達(dá) IDLY 寄存器的值時(shí)，SCPDBIF標(biāo)志會(huì)被置位。若 SCPDBIE被置位且 SCDMAEN被清除時(shí)，PDB 會(huì)產(chǎn)生中斷。若 SCDMAEN被置位，當(dāng) SCPDBIF被置位時(shí)，則 PDB 需要一個(gè) DMA 傳輸。MOD 寄存器中的值，用于在計(jì)數(shù)結(jié)束后復(fù)位計(jì)數(shù)器到 0。若

25、 SCCONT被置位時(shí)，計(jì)數(shù)器會(huì)重新開始計(jì)數(shù)。另外，計(jì)數(shù)會(huì)停止直到下次輸入觸發(fā)事件發(fā)生。38.4.2 PDB 觸發(fā)輸入源選擇PDB 有多達(dá) 15 個(gè)的輸入觸發(fā)源，叫做 Trigger-In 0 到 14。他們連接到片上或片下事件源。通過 SCSWTRIG，PDB 可以設(shè)置為38.4.3 DAC 觸發(fā)間隔輸出PDB 可以產(chǎn)生間歇的觸發(fā)，以更新 DAC 的輸出周期。如果 DAC觸發(fā)。CxEXT被清除，當(dāng)輸入觸發(fā)發(fā)生時(shí)，DAC 的間隔計(jì)數(shù)器 x 會(huì)被重新開始計(jì)數(shù)。當(dāng)間隔計(jì)數(shù)器 x 等于 DACx 寄存器設(shè)置的值時(shí)，DAC 間隔觸發(fā)器 x 會(huì)輸出一個(gè)脈寬一個(gè)外設(shè)時(shí)鐘周期的脈沖來更新 DACx。如果 D

26、ACCxEXT被置位，DAC間隔計(jì)數(shù)器會(huì)被旁路，而且在檢測(cè)到 DAC 外部輸入觸發(fā)有上升沿之后間隔觸發(fā)器 x 會(huì)輸出一個(gè)脈沖。通過清 DACCxTOE可以計(jì)數(shù)器和間隔觸發(fā)器。當(dāng) PDB 計(jì)數(shù)器到達(dá) MOD 寄存器的值時(shí)，DAC 間隔計(jì)數(shù)器也會(huì)復(fù)位，因此當(dāng) PDB 計(jì)數(shù)器歸零時(shí)，DAC 間隔計(jì)數(shù)也會(huì)從新開始。歸結(jié)在一起，DAC 間隔觸發(fā)脈沖和 ADC 預(yù)觸發(fā)/觸發(fā)脈沖允許 DAC 更新時(shí)間和 ADC 測(cè)量時(shí)間非常準(zhǔn)確。圖 38-55 PDB 的ADC 觸發(fā)器和DAC 間隔觸發(fā)器使用樣例脈沖輸出PDB 可以輸出寬度可配置的脈沖。當(dāng) PDB 計(jì)數(shù)器到達(dá) POyDLYDLY1的值時(shí)，脈沖輸出為高；當(dāng)計(jì)數(shù)器到達(dá) POyDLYDLY2的值時(shí)，脈沖輸出為低。 POyDLYDLY2可以比 POyDLYDLY1高，也可以低。由于 PDB 的計(jì)數(shù)器被 ADC 預(yù)觸發(fā)/觸發(fā)輸出和脈沖輸出共享，因此他們有共同的時(shí)間基準(zhǔn)。更新延時(shí)寄存器下面