四位雙向移位寄存器_第1頁
四位雙向移位寄存器_第2頁
四位雙向移位寄存器_第3頁
四位雙向移位寄存器_第4頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、實驗五四位雙向移位寄存器一、實訓目的1鞏固編譯、仿真VHDL文件的方法。掌握VHDL程序順序語句的應用。掌握四位雙向移位寄存器的工作原理。二、實訓器材計算機與QuartusII工具軟件。三、實訓指導（一）實訓原理四位雙向移位寄存器真值表如表5-1所示。表5-1四位雙向移位寄存器的真值表輸入輸出CRM1M0DSRDSLCPD3D2D1D0Q3Q2Q1Q00XXXXXXXXX00001XXXX0XXXXQ3Q2Q1Q0111XXfd3d2d1d0d3d2d1d01011XfXXXX1Q3Q2Q11010XfXXXX0Q3Q2Q1110X1fXXXXQ2Q1Q01110X0fXXXXQ2Q1Q001

2、00XXXXXXXQ3Q2Q1Q0（二）實訓步驟設計輸入VHDL文件（1）建立工程項目。（2）建立VHDL文件。（3）設計輸入VHDL文件，可用IF語句或CASE語句等順序語句設計。VHDL代碼如下:LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYYWJCQ4ISPORT(M:INSTD_LOGIC_VECTOR(1DOWNTO0);D:INSTD_LOGIC_VECTOR(3DOWNTO0);CR,CP,DSR,DSL:INSTD_LOGIC;Q:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);ENDYWJCQ4;ARCHITECT

3、UREWOFYWJCQ4ISBEGINPROCESS(CR,CP,DSR,DSL,M,D)BEGINIFCR=0THENQQQQQ=Q;ENDCASE;ENDIF;ENDPROCESS;ENDW;編譯仿真VHDL文件編譯VHDL文件。如果有錯誤，檢查并糾正錯誤，直至最后通過。仿真VHDL文件。認真核對輸入/輸出波形，檢查設計的功能是否正確四位雙向移位寄存器的仿真波形圖如圖5-1所示。Corr（jfert：flFl即M-RzhSi川i列尊SiirdctcnF即吋-血衣加蛾加個AinQsiDSRDELQ00aa:tilJl01ID|】：YId：（fYdY2廠MUM刁血口00丫1山妣山/iilCWDLfD：anT；（l：aH丫el觸山f山叮lidotnc）l叩。圖5-1四位雙向移位寄存器仿真波形圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論