電子技術(shù)數(shù)字部分ch2

1、第二章門(mén)電路2022/9/61一、門(mén)電路 實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的電子電路與 或 非 與 非 或 非 異或與或非概 述與 門(mén)或 門(mén)非 門(mén)與 非 門(mén)或 非 門(mén)異或門(mén)與或非門(mén)2022/9/62二、邏輯變量與兩狀態(tài)開(kāi)關(guān)低電平 高電平 斷開(kāi)閉合高電平 3V低電平 0V二值邏輯:所有邏輯變量只有兩種取值(1 或 0)。數(shù)字電路:通過(guò)電子開(kāi)關(guān) S 的兩種狀態(tài)(開(kāi)或關(guān))獲得高、低電平，用來(lái)表示 1 或 0。3V3V邏輯狀態(tài)1001S 可由二極管、三極管或 MOS 管實(shí)現(xiàn)2022/9/63三、高、低電平與正、負(fù)邏輯負(fù)邏輯正邏輯0V5V2.4V0.8V 高電平和低電平是兩個(gè)不同的可以截然區(qū)別開(kāi)來(lái)的電

2、壓范圍。010V5V2.4V0.8V102022/9/64四、分立元件門(mén)電路和集成門(mén)電路1. 分立元件門(mén)電路用分立的元器件和導(dǎo)線(xiàn)連接起來(lái)構(gòu)成的門(mén)電路。2. 集成門(mén)電路把構(gòu)成門(mén)電路的元器件和連線(xiàn)，都制作在一塊半導(dǎo)體芯片上，再封裝起來(lái)。常用：CMOS 和 TTL 集成門(mén)電路2022/9/65五、數(shù)字集成電路的集成度一塊芯片中含有等效邏輯門(mén)或元器件的個(gè)數(shù)小規(guī)模集成電路 SSI(Small Scale Integration) 10 門(mén)/片或 10 000 門(mén)/片或 100 000 元器件/片2022/9/662. 1. 1 理想開(kāi)關(guān)的開(kāi)關(guān)特性一、 靜態(tài)特性1. 斷開(kāi)2. 閉合2. 1 半導(dǎo)體二極管

3、、三極管和 MOS 管的開(kāi)關(guān)特性 SAK2022/9/67二、動(dòng)態(tài)特性1. 開(kāi)通時(shí)間：2. 關(guān)斷時(shí)間：閉合）（斷開(kāi)斷開(kāi)）（閉合普通開(kāi)關(guān)：靜態(tài)特性好，動(dòng)態(tài)特性差半導(dǎo)體開(kāi)關(guān)：靜態(tài)特性較差，動(dòng)態(tài)特性好幾百萬(wàn)/秒幾千萬(wàn)/秒SAK2022/9/682. 1. 2 半導(dǎo)體二極管的開(kāi)關(guān)特性一、靜態(tài)特性1. 外加正向電壓(正偏)二極管導(dǎo)通(相當(dāng)于開(kāi)關(guān)閉合)2. 外加反向電壓(反偏)二極管截止(相當(dāng)于開(kāi)關(guān)斷開(kāi))硅二極管伏安特性陰極A陽(yáng)極KPN結(jié)-AK+P區(qū)N區(qū)+-正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)0.50.7/mA/V02022/9/69D+-+-二極管的開(kāi)關(guān)作用：例uO = 0 VuO = 2.3 V電路如圖所示

4、，試判別二極管的工作狀態(tài)及輸出電壓。二極管截止二極管導(dǎo)通解D0.7 V+-2022/9/610二、動(dòng)態(tài)特性1. 二極管的電容效應(yīng)結(jié)電容 C j擴(kuò)散電容 C D2. 二極管的開(kāi)關(guān)時(shí)間電容效應(yīng)使二極管的通斷需要一段延遲時(shí)間才能完成tt00(反向恢復(fù)時(shí)間)ton 開(kāi)通時(shí)間toff 關(guān)斷時(shí)間2022/9/611一、靜態(tài)特性NPN2. 1. 3 半導(dǎo)體三極管的開(kāi)關(guān)特性發(fā)射結(jié)集電結(jié)發(fā)射極emitter基極base集電極collectorbiBiCec(電流控制型)1. 結(jié)構(gòu)、符號(hào)和輸入、輸出特性(2) 符號(hào)NNP(Transistor)(1) 結(jié)構(gòu)2022/9/612(3) 輸入特性(4) 輸出特性iC

5、/ mAuCE /V50 A40A30 A20 A10 AiB = 00 2 4 6 8 4321放大區(qū)截止區(qū)飽和區(qū)0uBE /ViB / A發(fā)射結(jié)正偏放大i C= iB集電結(jié)反偏飽和 i C iB兩個(gè)結(jié)正偏I(xiàn) CS= IBS臨界截止iB 0, iC 0兩個(gè)結(jié)反偏電流關(guān)系狀態(tài) 條 件2022/9/6132. 開(kāi)關(guān)應(yīng)用舉例發(fā)射結(jié)反偏 T 截止發(fā)射結(jié)正偏 T 導(dǎo)通+RcRb+VCC (12V)+uoiBiCTuI3V-2V2 k2.3 k放大還是飽和？2022/9/614飽和導(dǎo)通條件：+RcRb+VCC +12V+uoiBiCTuI3V-2V2 k2.3 k因?yàn)樗?022/9/615二、動(dòng)態(tài)特性

6、3-2t00.9ICS0.1ICSt030.3t02022/9/6162. 1. 4 MOS 管的開(kāi)關(guān)特性(電壓控制型)MOS（Mental Oxide Semiconductor） 金屬 氧化物 半導(dǎo)體場(chǎng)效應(yīng)管一、 靜態(tài)特性1. 結(jié)構(gòu)和特性：(1) N 溝道 柵極 G漏極 DB 源極 S3V4V5VuGS = 6ViD /mA42643210uGS /ViD /mA43210246810uDS /V可變電阻區(qū)恒流區(qū)UTNiD開(kāi)啟電壓UTN = 2 V+-uGS+-uDS襯底漏極特性轉(zhuǎn)移特性u(píng)DS = 6V截止區(qū)2022/9/617P 溝道增強(qiáng)型 MOS 管與 N 溝道有對(duì)偶關(guān)系。 (2) P

7、 溝道 柵極 G漏極 DB 源極 SiD+-uGS+-uDS襯底iD /mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3V- 4V- 5VuGS = - 6V-1-2-3-4-6uGS /VuDS /V可變電阻區(qū)恒流區(qū) 漏極特性 轉(zhuǎn)移特性截止區(qū)UTPuDS = - 6V開(kāi)啟電壓UTP = - 2 V參考方向2022/9/6182. MOS管的開(kāi)關(guān)作用：(1) N 溝道增強(qiáng)型 MOS 管+VDD+10VRD20 kBGDSuIuO+VDD+10VRD20 kGDSuIuO開(kāi)啟電壓UTN = 2 ViD+VDD+10VRD20 kGDSuIuORONRD2022/9/619

8、(2) P 溝道增強(qiáng)型 MOS 管-VDD-10VRD20 kBGDSuIuO-VDD-10VRD20 kGDSuIuO開(kāi)啟電壓UTP = - 2 V-VDD-10VRD20 kGDSuIuOiD2022/9/620uYuAuBR0D2D1+VCC+10V2. 2 分立元器件門(mén)電路2. 2. 1 二極管與門(mén)和或門(mén)一、二極管與門(mén)3V0V符號(hào):與門(mén)（AND gate)ABY&0 V0 VUD = 0.7 V0 V3 V3 V0 V3 V3 V真值表A BY0 00 11 01 10001Y = AB電壓關(guān)系表uA/VuB/VuY/VD1 D20 00 33 03 3導(dǎo)通導(dǎo)通0.7導(dǎo)通截止0.7截止

9、導(dǎo)通0.7導(dǎo)通導(dǎo)通3.72022/9/621二、二極管或門(mén)uY/V3V0V符號(hào):或門(mén)（AND gate)ABY10 V0 VUD = 0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表A BY0 00 11 01 10111電壓關(guān)系表uA/VuB/VD1 D20 00 33 03 3導(dǎo)通導(dǎo)通- 0.7截止導(dǎo)通2.3導(dǎo)通截止2.3導(dǎo)通導(dǎo)通2.3Y = A + B2022/9/622正與門(mén)真值表正邏輯和負(fù)邏輯的對(duì)應(yīng)關(guān)系：A BY0 00 11 01 10001ABY = AB&負(fù)或門(mén)真值表A BY1 11 00 10 01110AB1同理：正或門(mén)負(fù)與門(mén)20

10、22/9/623一、半導(dǎo)體三極管非門(mén)T 截止T導(dǎo)通2. 2. 2 三極管非門(mén)（反相器）飽和導(dǎo)通條件:+VCC+5V1 kRcRbT+-+-uIuO4.3 k = 30iBiCT 飽和因?yàn)樗?022/9/624電壓關(guān)系表uI/VuO/V0550.3真值表0110AY符號(hào)函數(shù)式+VCC+5V1 kRcRbT+-+-uIuO4.3 k = 30iBiC三極管非門(mén):AY1AY2022/9/625二、MOS 三極管非門(mén)MOS管截止2.MOS 管導(dǎo)通（在可變電阻區(qū)）真值表0110AY+VDD+10VRD20 kBGDSuIuO1.+-uGS+-uDS故2022/9/626+VDD+10VB1G1D1S1

11、uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2. 3 CMOS 集成門(mén)電路2. 3. 1 CMOS 反相器一、電路組成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP導(dǎo)通截止0 VUTN = 2 VUTP = - 2 V+10VRONPuY +VDD10VSTNTP+10VRONNuY +VDD0VSTNTP2022/9/627輸入端保護(hù)電路:C1、C2 柵極等效輸入電容(1) 0 uA VDD + uDF D 導(dǎo)通電壓：uDF = 0.5 0.7 V(3) uA - uDF 二極管導(dǎo)通時(shí)，限制了電容兩端電壓的增加。保護(hù)網(wǎng)絡(luò)+VDDu

12、YuATPD1C1C2RSTND2D3VSSD1、D2、D3 截止D2、D3 導(dǎo)通uG = VDD + uDFD1 導(dǎo)通uG = - uDF2022/9/628二、靜態(tài)特性1. 電壓傳輸特性：iD+VDDB1G1D1S1+uI -uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：uI UTN ，uO = VDD 、 iD 0， 功耗極小。0uO /VuI /VTN 截止、TP 導(dǎo)通，BC 段：TN 導(dǎo)通，uO 略下降。CD 段：TN、TP 均導(dǎo)通。DE、EF 段：與 BC、AB 段對(duì)應(yīng)，TN、TP 的狀態(tài)與之相反。轉(zhuǎn)折電壓指為規(guī)定值時(shí)，允許波動(dòng)的最大范

13、圍。UNL：輸入為低電平時(shí)的噪聲容限。UNH：輸入為高電平時(shí)的噪聲容限。= 0.3VDD噪聲容限：2022/9/6292. 電流傳輸特性：iD+VDDB1G1D1S1+uI -uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO / VuI / VABCDEF0iD / mAuI / VUTH電壓傳輸特性電流傳輸特性AB、EF 段： TN、TP總有一個(gè)為截止?fàn)顟B(tài)，故 iD 0 。CD 段： TN、Tp 均導(dǎo)通，流過(guò)兩管的漏極電流達(dá)到最大值 iD = iD（max) 。閾值電壓：UTH = 0.5 VDD（VDD = 3 18 V）2022/9/6302. 3

14、. 2 CMOS 與非門(mén)、或非門(mén)、與門(mén)和或門(mén)A BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1110與非門(mén)一、CMOS 與非門(mén)uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y =2022/9/631或非門(mén)二、CMOS 或非門(mén)uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1000AB1001001112022/9/632三、CMOS 與門(mén)和或門(mén)1. CMOS 與門(mén)AB&Y1+VDDVSSTP1TN1T

15、P2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS2022/9/6332. CMOS 或門(mén)Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB1ABY1+VDDVSSTP1TN1TN2TP2ABY2022/9/634四、帶緩沖的 CMOS 與非門(mén)和或非門(mén)1. 基本電路的主要缺點(diǎn)(1) 電路的輸出特性不對(duì)稱(chēng)：當(dāng)輸入狀態(tài)不同時(shí)，輸出等效電阻不同。(2) 電壓傳輸特性發(fā)生偏移，導(dǎo)致噪聲容限下降。2. 帶緩沖的門(mén)電路在原電路的輸入端和輸出端加反相器。1ABY與非門(mén)或非門(mén)同理緩沖或非門(mén)與非門(mén)緩沖&112022/9/6352. 3. 3 CMOS 與或非門(mén)和異或門(mén)

16、一、CMOS 與或非門(mén)1. 電路組成：&ABCD&1YABCDY12. 工作原理： 由CMOS 基本電路(與非門(mén)和反相器)組成。2022/9/636二、CMOS 異或門(mén)1. 電路組成：&ABY2. 工作原理：&YAB=1 由CMOS 基本電路(與非門(mén))組成。2022/9/6372. 3. 4 CMOS 傳輸門(mén)、三態(tài)門(mén)和漏極開(kāi)路門(mén)一、 CMOS傳輸門(mén)(雙向模擬開(kāi)關(guān))1. 電路組成：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2. 工作原理：TN、TP均導(dǎo)通，TN、TP均截止，導(dǎo)通電阻小(幾百歐姆)關(guān)斷電阻大( 109 )(TG 門(mén) Transmission Gate)2

17、022/9/638二、CMOS 三態(tài)門(mén)1. 電路組成+VDDVSSTP2TN1TP1AYTN212. 工作原理Y 與上、下都斷開(kāi) TP2、TN2 均截止Y = Z(高阻態(tài) 非 1 非 0)TP2、TN2 均導(dǎo)通011010控制端低電平有效(1 或 0)3. 邏輯符號(hào)YA1EN使能端 EN 2022/9/639三、CMOS 漏極開(kāi)路門(mén)(OD門(mén) Open Drain)1. 電路組成BA&1+VDDYBGDSTNVSSRD外接YAB&符號(hào)(1) 漏極開(kāi)路，工作時(shí)必須外接電源和電阻。2. 主要特點(diǎn)(2) 可以實(shí)現(xiàn)線(xiàn)與功能：輸出端用導(dǎo)線(xiàn)連接起來(lái)實(shí)現(xiàn)與運(yùn)算。YCD&P1P2+VDDYRD(3) 可實(shí)現(xiàn)邏輯

18、電平變換：(4) 帶負(fù)載能力強(qiáng)。2022/9/6402. 3. 5 CMOS 電路使用中應(yīng)注意的幾個(gè)問(wèn)題一、CC4000 和 C000 系列集成電路1. CC4000 系列：符合國(guó)家標(biāo)準(zhǔn)，電源電壓為 3 18 V，功能和外部引線(xiàn)排列與對(duì)應(yīng)序號(hào)的國(guó)外產(chǎn)品相同。2. C000 系列：早期集成電路，電源電壓為 7 15 V，外部引線(xiàn)排列順序與 CC4000 不同，用時(shí)需查閱有關(guān)手冊(cè)。傳輸延遲時(shí)間 tpd標(biāo)準(zhǔn)門(mén) = 100 nsHCMOS = 9nsHCMOS: 54/74 系列54/74 HC(帶緩沖輸出)54/74 HCU(不帶緩沖輸出)54/74 HCT(與 LSTTL 兼容)二、高速 CMOS

19、 (HCMOS) 集成電路2022/9/641三、CMOS 集成電路的主要特點(diǎn)(1) 功耗極低。LSI：幾個(gè) W ， MSI：100 W (2) 電源電壓范圍寬。CC4000 系列：VDD = 3 18 V(3) 抗干擾能力強(qiáng)。輸入端噪聲容限 = 0.3VDD 0.45VDD(4) 邏輯擺幅大。(5) 輸入阻抗極高。(6) 扇出能力強(qiáng)。扇出系數(shù)：帶同類(lèi)門(mén)電路的個(gè)數(shù)，其大小 反映了門(mén)電路的帶負(fù)載能力。 (7) 集成度很高，溫度穩(wěn)定性好。(8) 抗輻射能力強(qiáng)。(9) 成本低。CC4000系列： 50個(gè)2022/9/642四、CMOS 電路使用中應(yīng)注意的幾個(gè)問(wèn)題1. 注意輸入端的靜電防護(hù)。2. 注意

20、輸入電路的過(guò)流保護(hù)。3. 注意電源電壓極性。5. 多余的輸入端不應(yīng)懸空。6. 輸入端外接電阻的大小不會(huì)引起輸入電平的變化。與門(mén) 、 與非門(mén) ：接電源 或 與其他輸入端并聯(lián)或門(mén) 、 或非門(mén) ：接地 或 與其他輸入端并聯(lián)多余輸入端 的處理思考原因？4. 輸出端不能和電源、地短接。因?yàn)檩斎胱杩箻O高 （ 108 ）故 輸入電流 0 ，電阻上的壓降 0。 2022/9/6432. 4 TTL 集成門(mén)電路（TransistorTransistor Logic）一、電路組成及工作原理+VCC(5V)R1uIuo4kAD1T1T2T3T4DR21.6kR31kR4130Y輸入級(jí)中間級(jí)輸出級(jí)D1 保護(hù)二極管 防

21、止輸入電壓過(guò)低。當(dāng) uI uB uE現(xiàn)在 : uE uB uC ，即 發(fā)射結(jié)反偏 集電結(jié)正偏 倒置放大iii = i ib =(1+ i )ib4.3Vce3.6 V1.4V0.7V2.1V2022/9/6461.4V+VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130YT1 倒置放大狀態(tài)假設(shè) T2 飽和導(dǎo)通T3 、D 均截止(設(shè)1 4 = 20)T2 飽和的假設(shè)成立0.3ViB21VICS2iB10.7V2.1V思考：D 的作用？若無(wú) D，此時(shí) T3 可以導(dǎo)通，電路將不能實(shí)現(xiàn)正常的邏輯運(yùn)算因?yàn)?.6 ViE12022/9/647+VCC(5V)R1uIuo4kA

22、T1T2T3T4DR21.6kR31kR4130YT1 倒置放大狀態(tài)T2 飽和，T3 、D 均截止3.6 2.1 1.4 0.7 1 T4 的工作狀態(tài)：導(dǎo)通放大還是飽和？iB2ICS2iB1iE1iE2iB4iR3又因?yàn)?T3、D 均截止，即 T4 深度飽和：uO = UCES4 0.3V（無(wú)外接負(fù)載）若外接負(fù)載 RL ：RL+VCC0.3 所以2022/9/648輸入短路電流 IIS二、靜態(tài)特性1. 輸入特性(1) 輸入伏安特性：1iI+VCC+5 VuI+-uoT1iIuI+-be2be4+VCC+5 VR14kIV/uImA/i012-1ISIILIUILUIHIHI低電平輸入電流 II

23、L 高電平輸入電流或輸入端漏電流 IIH2022/9/649即：當(dāng) Ri 為 2.5 k 以上電阻時(shí)，輸入由低電平變?yōu)楦唠娖?2) 輸入端負(fù)載特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5 VR14kRiRi/ 026412uI / VT2、T4飽和導(dǎo)通Ri = Ron 開(kāi)門(mén)電阻（2.5 k）RonT2、T4 截止Ri = Roff 關(guān)門(mén)電阻（ 0.7 k）即：當(dāng) Ri 為 0 .7 k 以下電阻時(shí) , 輸入端相當(dāng)于低電平。Roff0.7 V1.4 V2022/9/6502. 輸出特性u(píng)O1+ VCC+ 5 VuI+-+-iOuO / ViO /mA01020

24、30-10-20-30123在輸出為低電平條件下，帶灌電流負(fù)載能力 IOL 可達(dá) 16 mA0.3V受功耗限制，帶拉電流負(fù)載能力 IOH 可一般為 - 400 A3.6V 注意： 輸出短路電流 IOS 可達(dá) - 33 mA，將造成器件過(guò)熱燒毀 ，故門(mén)電路輸出端不能接地！2022/9/6513. 電壓傳輸特性：1+VCC+5VuI+-uO+-AB0uO /VuI /V12341234AB 段：uI 0.5 V ，uB1 1.4 V ，T2 、T4 飽和導(dǎo)通， T3 、D 截止。uO = UOL 0.3 V閾值電壓2022/9/6524. 輸入端噪聲容限uIuO1G1G21輸出高電平典型值 = 3

25、.6 V 輸出低電平典型值 = 0.3 V 輸入高電平典型值 = 3.6 V 輸入低電平典型值 = 0.3 V UNH 允許疊加的負(fù)向噪聲電壓的最大值G2 輸入高電平時(shí)的噪聲容限：UNL 允許疊加的正向噪聲電壓的最大值G2 輸入低電平時(shí)的噪聲容限：2022/9/653三、動(dòng)態(tài)特性傳輸延遲時(shí)間1uIuO 50%Uom50%UimtuI0tuO0UimUomtPHL 輸出電壓由高到 低時(shí)的傳輸延遲 時(shí)間。tpd 平均傳輸延遲時(shí)間tPLH 輸出電壓由低到 高時(shí)的傳輸延遲 時(shí)間。tPHLtPLH典型值： tPHL= 8 ns , tPLH= 12 ns最大值： tPHL= 15 ns , tPLH=

26、22 ns2022/9/654+VCC+5VR14kAD2T1T2T3T4DR21.6kR31kR4130Y輸入級(jí)中間級(jí)輸出級(jí)D1BT1 多發(fā)射極三極管e1e2bc等效電路：1. A、B 只要有一個(gè)為 0 0.3V1VT2 、 T4截止5VT3 、 D 導(dǎo)通2. 4. 2 TTL與非門(mén)和其他邏輯門(mén)電路一、TTL 與非門(mén)0.7VRL3.6V2022/9/655+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y輸入級(jí)中間級(jí)輸出級(jí)D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2. A、B 均為 1 理論：實(shí)際：T2 、 T4 導(dǎo)通T3 、 D 截止uO = U

27、CES4 0.3VTTL 與非門(mén)RL+VCC2022/9/656+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y輸入級(jí)中間級(jí)輸出級(jí)D1BR1R2R3R4TTL 與非門(mén)整理結(jié)果：1110ABY00011011AB&2022/9/657二、TTL 或非門(mén)+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2輸入級(jí)中間級(jí)輸出級(jí)1. A、B只要有一個(gè)為 1 T2 、 T4 飽和T2 、T3 、 D 截止uO = 0.3V2.1V1V0.3V3.6V0.3VRL+VCC2022/9/6582. A、B 均為 0 iB1、i B1分別流入T1、T1 的發(fā)射極T2 、 T2

28、均截止則 T4 截止T3 、 D 導(dǎo)通+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T20.3 V0.3 ViB1i B1RL輸入級(jí)中間級(jí)輸出級(jí)TTL 或非門(mén)5V1V1V3.6V2022/9/659整理結(jié)果：1000ABY00011011AB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2輸入級(jí)中間級(jí)輸出級(jí)TTL 或非門(mén)2022/9/6602. 4. 3 TTL 集電極開(kāi)路門(mén)和三態(tài)門(mén)一、集電極開(kāi)路門(mén)OC 門(mén)(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1. 電路組成及符號(hào)+V CCRC外接YAB&+V CCRCOC 門(mén)必須外接負(fù)載電阻和電源才能正常工作?？梢跃€(xiàn)與連接V CC 根據(jù)電路需要進(jìn)行選擇 2. OC 門(mén)的主要特點(diǎn)2022/9/661線(xiàn)與