《計算機基礎》第四章復習備考練習題及答案

1、計算機基礎第四章復習備考練習題及答案填空題1、CPU與IO接口間的信息一般包括_三種類型。答案：數(shù)據(jù)信息 狀態(tài)信息 控制信息2、CPU通過一個外設接口同外設之間交換的信息包括數(shù)據(jù)信息、狀態(tài)信息和_.答案：控制信息3、狀態(tài)信息表示外設當前所處的_，例如READY(就緒信號)表示輸入設備已準備好信息，BUSY(忙信號)表示輸出設備是否能接收數(shù)據(jù)。答案：工作狀態(tài)4、控制信息是由CPU發(fā)出的、用于控制外設接口工作方式以及外設的_的信息。答案：啟動和停止5、74LS244是一種_輸出的八緩沖器和線驅動器。答案：三態(tài)6、74LS245是一種三態(tài)輸出的_總線收發(fā)器。答案：八7、在80868088工作于最大模

2、式時，總線周期狀態(tài)S2、Sl、S0中至少有一個狀態(tài)為_.答案：低電平8、當LOCK為_時，其它總線主控部件都不能占用總線。答案：低電平9、在DMA期間，LOCK端處于_。答案：高阻狀態(tài)10、在T2、T3、Tw、T4狀態(tài)時，S6為_，表示80888086當前連在總線上。答案：低電平11、CPU與內存及IO裝置間傳送數(shù)據(jù)的硬件線路通道稱為_。答案：總線12、CPU中的總線接口部件BIU，根據(jù)執(zhí)行部件EU的要求，完成CPU與_的數(shù)據(jù)傳送。答案：存儲器、IO設備13、各類微處理器的引腳信號即片總線，例如80868088CPU的地址線、數(shù)據(jù)線和控制線等即構成該芯片的_。答案：片總線14、當存儲器的讀出時

3、間大于CPU所要求的時間時，為了保證CPU與存儲器的周期配合，就要利用_信號，使CPU插人一個TW狀態(tài)。答案：READY15、片總線通常包括地址總線、數(shù)據(jù)總線和_總線等三組總線。答案：控制16、地址總線通常是_總線，由CPU輸出，8位微處理器有16條地址總線，16位微處理器有20條或更多。答案：單向17、總線通信協(xié)議主要是解決信息傳輸?shù)拈_始和結束問題，是實現(xiàn)總線_和信息傳送的手段，常用的通信協(xié)議有同步方式和異步方式兩種。答案：仲裁18、80868088CPU的數(shù)據(jù)線和地址線是以_方式輪流使用的。答案：分時19、當存儲器的讀出時間大于CPU所要求的時間時,為了保證CPU與存儲器的周期配合,就要利

4、用_信號,使CPU插入一個TW狀態(tài).答案：準備好(READY)20、當復位信號(RESET)來到時,CPU便結束當前操作并對標志寄存器IP,DS,ES,SS及指令隊列清零,而將CS設置為_H.答案：FFFFH21、CPU從主存取出一條指令并執(zhí)行該指令的時間稱為_.答案：指令周期22、反映計算機速度的主要參數(shù)有_答案：主頻和平均指令執(zhí)行速度23、S5表示當前中斷允許標志的設置,若S5為_,則表示當前允許可屏蔽中斷請求.答案：124、當LOCK為_電平時,總線主控部件都不能占用總線.答案：低25、總線由數(shù)據(jù)總線、地址總線和控制總線組成，數(shù)據(jù)總線是從微處理器向內存儲器、I0接口傳送數(shù)據(jù)的通路；反之，

5、它也是從內存儲器、IO接口向微處理器傳送數(shù)據(jù)的通路，因為它可以在兩個方向上往返傳送數(shù)據(jù)，稱為_。答案：雙向總線選擇題1、對于掉電,8086/8088是通過( )來處理的.A、軟件中斷B、可屏蔽中斷C、非屏蔽中斷D、DMAC2、在80868088中，一個最基本的總線周期由4個時鐘周期(T狀態(tài))組成，在T1狀態(tài)，CPU在總線發(fā)出( )信息.A、數(shù)據(jù)B、狀態(tài)C、地址D、其他C3、中斷向量的地址是( ).A、子程序入口地址B、中斷服務程序入口地址C、中斷服務程序入口地址的地址D、中斷程序的第一行的地址C4、Pc機數(shù)據(jù)總線信號的狀態(tài)是:( ).A、單向雙態(tài)B、單向三態(tài)C、雙向三態(tài)D、雙向雙態(tài)C5、下面敘

6、述中( )是正確的.A、總線一定要和接口相連B、接口一定要和總線相連C、通道可以代替接口D、通道可以代替接口B6、總線中地址線的作用是( )A、用于選擇存儲器單元B、用于選擇進行信息傳輸?shù)脑O備C、用于指定存儲器單元和I/O設備接口電路的選擇地址D、以上都不對C7、8086CPU經(jīng)加電復位后,執(zhí)行第一條指令的地址是()A、FFFFHB、03FFFHC、0FFFFHD、FFFF0HD8、在8086CPU中，對時鐘周期、指令周期和總線周期的長短排序，正確的是( ).A、當前正在執(zhí)行的指令與數(shù)據(jù)都必須存在主存儲器內，否則處理器不能進行處理B、總線周期指令周期時鐘周期C、時鐘周期指令周期總線周期D、指令

7、周期總線周期時鐘周期D9、下面的說法中,( )是正確的.A、指令周期等于機器周期B、指令周期大于機器周期C、指令周期是機器周期的兩倍D、指令周期與機器周期之間的關系不確定B10、指令周期是( )A、CPU執(zhí)行一條指令的時間B、CPU從主存取出一條指令的時間C、CPU從主存取出一條指令加上執(zhí)行這條指令的時間D、0.005nsC11、提出中斷請求的條件是( ).A、外設提出請求B、外設工作完成和系統(tǒng)允許時C、外設工作完成和中斷標志觸發(fā)器為1時D、外設需要工作B12、8086/8088系統(tǒng)中,一個?？墒褂玫淖畲罂臻g是( ).A、1MBB、64KBC、由SP初值決定D、收SS初值決定B13、程序計數(shù)器

8、(PC)的位數(shù)取決于( )A、存儲器的容量B、機器字長C、指令字長D、計算機的容量B14、在任何一個總線周期的T1狀態(tài),ALE輸出( )A、高電平B、低電平C、高阻態(tài)D、無電流A簡答題1、BHE信號和A0信號是通過怎樣的組合解決存儲器和I/O端口讀/寫操作的?這種組合決定了8086系統(tǒng)中存儲器偶地址及奇地址之間應該用什么信號區(qū)分?怎樣區(qū)分?答案：在8086中把1MB的存儲空間分為2個512KB的存儲體,一個用于存放偶數(shù)地址字節(jié)(低字節(jié)),一個用于存放奇數(shù)地址字節(jié)(高字節(jié)),兩個存儲體之間采用交叉編址方式,即用地址線A0作為偶存儲體的地址選通信號.A0=0選能偶存儲體,偶存儲體的數(shù)據(jù)線與數(shù)據(jù)總線的低沉位(D7D0)相連,用總線高位字節(jié)允許信號BHE選通奇存儲體,奇存儲體的數(shù)據(jù)線與數(shù)據(jù)總線的高8位(D15D8)相連.CPU可以訪問任何一個存儲體,讀/寫一個字節(jié),也可以同時訪問兩個存儲體,讀/寫一個字.2、總線周期的含義是什么？8088/8086基本總線周期由幾個時鐘周期組成？答案：總線周期是指CPU從存儲器或I/O端口存取一個字節(jié)所需要的時間。8088/8086基本總線周期由4個時鐘周期組成。3、8086系統(tǒng)在最小模式下的基本配置如何?答案：8086系統(tǒng)在最小模式時須配置如下器件:8284時鐘發(fā)生器,20位地址鎖存器(用3片8282或8283完