基于DSP BUILDER的DDS信號發(fā)生器設(shè)計_第1頁
基于DSP BUILDER的DDS信號發(fā)生器設(shè)計_第2頁
基于DSP BUILDER的DDS信號發(fā)生器設(shè)計_第3頁
基于DSP BUILDER的DDS信號發(fā)生器設(shè)計_第4頁
基于DSP BUILDER的DDS信號發(fā)生器設(shè)計_第5頁
已閱讀5頁，還剩18頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、基于DSP BUILDER的DDS實現(xiàn)2014.10.28什么是DDS?直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis，簡稱DDS技術(shù)）是一種從相位概念出發(fā)直接合成所需波形的一種新的全數(shù)字頻率合成技術(shù)，主要由相位累加器、正弦波形表、D/A轉(zhuǎn)換器、低通濾波器組成。它具有頻率轉(zhuǎn)換速度快、相位噪聲低、相位連續(xù)變化、頻率分辨率極高、體積小、重量輕等優(yōu)點。 DDS基本原理框架圖基本原理:根據(jù)奈奎斯特采樣定理，從連續(xù)信號的相位出發(fā)將一個信號取樣、量化、編碼，將采樣值數(shù)字化后存入存儲器作為查找表，然后通過查找表將數(shù)據(jù)讀出，經(jīng)過D/A轉(zhuǎn)化器轉(zhuǎn)化成模擬量，將存入的波形

2、重新合成輸出。有關(guān)計算輸出頻率：K為頻率控制字，fc為參考時鐘頻率,n為相位轉(zhuǎn)化器的字長。在實際應(yīng)用過程中，通過改變讀取ROM的地址數(shù)目來改變輸出頻率 。DSP BUILDER設(shè)計流程設(shè)計步驟1，在Matlab/Simulink中進(jìn)行設(shè)計輸入。在Matlab中的Simulink環(huán)境中建立一個mdl模型文件，調(diào)用DSP Builder和Simulink庫中的圖形模塊，連接構(gòu)成系統(tǒng)級的設(shè)計框圖。此步驟為建模。2，在Simulink中進(jìn)行圖形化仿真，并且分析該設(shè)計模型的正確性，經(jīng)過修改完善，最后完成正確的模型仿真。3，通過SignalCompiler的模型文件來將mdl文件轉(zhuǎn)化成通用的硬件描述語言VHDL語言。因為轉(zhuǎn)化后的VHDL語言是基于RTL級的，所以這就是綜合的VHDL描述。一、DDS建模輸出頻率為4500000HZ，幅度為89的正弦波 .Signal Compiler窗口二、轉(zhuǎn)換根據(jù)實際情況進(jìn)行相關(guān)的硬件設(shè)置，然后進(jìn)行Hardware Compilation（硬件編譯）操作流程：1.Convert MDL to VHDL：轉(zhuǎn)換MDL文件為VHDL文件。2.Synthesis：綜合。3. Quartus

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論