模擬集成電路設(shè)計(jì)軟件使用教程_第1頁(yè)
模擬集成電路設(shè)計(jì)軟件使用教程_第2頁(yè)
模擬集成電路設(shè)計(jì)軟件使用教程_第3頁(yè)
模擬集成電路設(shè)計(jì)軟件使用教程_第4頁(yè)
模擬集成電路設(shè)計(jì)軟件使用教程_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文格式為Word版,下載可任意編輯 模擬集成電路設(shè)計(jì)軟件使用教程 模擬集成電路設(shè)計(jì)軟件試驗(yàn)教程 月4年2022 1 目錄 試驗(yàn)一自上而下(Top-Down)的電路設(shè)計(jì) (3) Lab 1.1 啟動(dòng)軟件 (3) Lab 1.2 自上而下的系統(tǒng)級(jí)仿真 (3) Lab 1.3 電路圖輸入 (7) Lab 1.4 模塊的創(chuàng)立 (10) Lab 1.5 電源的創(chuàng)立 (12) Lab 1.6 建立運(yùn)放測(cè)試電路 (14) 試驗(yàn)二使用Spectre Direct進(jìn)行模擬仿真 (17) Lab 2.1 運(yùn)行仿真 (17) Lab 2.2 使用鼓舞模板 (28) Lab 2.3 波形窗的使用 (32) Lab

2、2.4 保存仿真狀態(tài) (36) Lab 2.5 將仿真結(jié)果解釋在電路圖窗口 (37) 2 試驗(yàn)一自上而下(Top-Down)的電路設(shè)計(jì)Lab 1.1 啟動(dòng)軟件 試驗(yàn)?zāi)康? 把握如何啟動(dòng)模擬電路設(shè)計(jì)環(huán)境. 試驗(yàn)步驟: 1. 進(jìn)入Linux 界面后,點(diǎn)擊鼠標(biāo)右鍵,選中New Terminal,則會(huì)彈出一個(gè)交互終端. 2. 進(jìn)入教程所在目錄后,輸入命令 cd Artist446 (注意:cd 后務(wù)必有空格;命令行大小寫(xiě)敏感) 3. 在同一個(gè)交互終端內(nèi),輸入命令icms 在training 的所有cell 中用左鍵選中peakTestv;用鼠標(biāo)中鍵(或右鍵)開(kāi)啟(open)view 中的schemat

3、ic.將會(huì)出現(xiàn)如下圖所示的測(cè)試電路: 3 點(diǎn)擊左當(dāng)該模塊四周出現(xiàn)一高亮黃色虛線(xiàn)框時(shí),將鼠標(biāo)置于圖中peakDetectv 模塊上,3. . ,則模塊四周線(xiàn)框變?yōu)榘咨珜?shí)線(xiàn)框鍵選中該模塊EditDesign -Hierarchy -Descend 設(shè)置Name 將View ,彈出Descend 對(duì)話(huà)框 4.選擇: peakDetectv 模塊的電路圖OK.為schematic, 然后點(diǎn)擊則出現(xiàn) 除了電.nmos晶體管和一個(gè)電阻,分析該電路圖圖中有兩個(gè)運(yùn)算放大器,兩個(gè)二極管一個(gè). 編寫(xiě)的語(yǔ)言一種模擬所有其余的器件都是用器件阻和nmos,Verilog-A(HDL) 4 使用Verilog-A語(yǔ)言支持

4、自上而下的設(shè)計(jì)方法. ,Design-Hierachy-Descend Edit,在peakDetectv電路圖中的Ampv模塊5.選中Descend對(duì)話(huà)框中將View Name設(shè)置為veriloga,點(diǎn)擊OK.將出現(xiàn)文本編輯窗,可對(duì)窗內(nèi)的文本進(jìn)行編輯.退出該編輯窗可敲擊鍵盤(pán)左上角的Esc鍵,然后在文本編輯窗中輸入:q!,回車(chē)即可. Tool-Analog Environment,彈出模擬設(shè)計(jì)環(huán)境仿真在電路圖窗口選擇(Analog 6.Design Environment Simulation)窗口,同時(shí)可再次彈出peakTestv電路圖. 7.在該仿真窗口中選擇Setup-Simulator

5、/Directory/Host;在隨后出現(xiàn)的Choosing Simulator對(duì)話(huà)框中,將仿真器(Simulator)設(shè)置為spectre,點(diǎn)擊OK. 8.在該仿真窗口中選擇Setup-Model Libraries,彈出模型庫(kù)建立(Models Library Setup)對(duì)話(huà)框;如圖,在該對(duì)話(huà)框的Model Library File中如圖輸入后,點(diǎn)擊Add,然后OK. 圖標(biāo),彈出Choosing Analyses 框點(diǎn)擊9. 在該仿真窗口中,Choose Analysest;如下圖,選擇tran 和Enabled,截止時(shí)間寫(xiě)入390u ;然后點(diǎn)擊OK 5 Outputs-To Be 并在

6、仿真窗口中選擇peakDetectv 的電路圖,410. 如步驟所示,開(kāi)啟左鍵選中圖 中,Plotted-Select On Schematic.依照電路圖窗口底部的命令行提醒這些被選中的連線(xiàn)會(huì)以特別的的管腳相連的連線(xiàn),vcontrol 與標(biāo)有vinput,vcap 和. 顏色顯現(xiàn)出來(lái)注意在仿真窗口輸出部分的更新信息是否如.點(diǎn)擊Esc 鍵將鼠標(biāo)置于電路圖窗口中 11. ,I54/vcontrol. vcontrol 的名字是: 下圖所示信號(hào) 或者可以點(diǎn)擊右側(cè),Simulation-Netlist and Run12.在仿真窗口中選擇開(kāi)始仿真 6 圖標(biāo),仿真成功后會(huì)自動(dòng)輸出如下曲線(xiàn): Netlist and Run 13.退出仿真窗口,選擇Session-Quit. 14.退出電路圖窗口,選擇Windou-Close;在彈出的Save Change框中點(diǎn)擊No. 15.在被仿真環(huán)境激活的窗口中,選擇File-Close Window,退出仿真環(huán)境. Lab 1.3 電路圖輸入 試驗(yàn)?zāi)康? 把握如何創(chuàng)立一個(gè)庫(kù),如何創(chuàng)立一個(gè)雙極CMOS(Bi-CMOS)運(yùn)算放大器. 試驗(yàn)步驟: 1.在CIW窗口中,選擇

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論