福師1103考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題教案資料

1、福師1103考試批次計(jì)算機(jī)組成原理復(fù)習(xí)題一一、單項(xiàng)選擇題（每小題2分，共20分）1、CRT的分辨率為10241024像數(shù)，像數(shù)的顏色數(shù)為256，則刷新存儲(chǔ)器容量是（）A512KBB1MBC256MBD8MBA數(shù)據(jù)處理 B輔助設(shè)計(jì) C實(shí)時(shí)控制 D數(shù)值計(jì)算單總線結(jié)構(gòu)的操作速度最慢，而（ ）的操作速度最快。A雙總線結(jié)構(gòu) B多總線結(jié)構(gòu)C單總線結(jié)構(gòu) D三總線結(jié)構(gòu)4、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來解決（ ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足5、浮點(diǎn)數(shù)的表示范圍和精度取決于（A階碼的位數(shù)和尾數(shù)的位數(shù)）B階碼的位數(shù)和尾數(shù)采用的編碼C階碼采用的編碼和尾數(shù)采用的編碼D. 階碼采用的編

2、碼和尾數(shù)的位數(shù)6. 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用（）作為存儲(chǔ)芯片。A. SRAMB. cacheC. 輔助存儲(chǔ)器D. 閃速存儲(chǔ)器7. 設(shè)變址寄存器為X，形式地址為X的內(nèi)容，這種尋址方式的有效地址為（A. EA=(X)+(D)B. EA=(X)+(D)C. EA=(X)+DD. EA=(X)+D)8. 下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是（A. PPU(外圍處理機(jī))方式B. 通道方式C. 中斷方式D. DMA方式9. 系統(tǒng)總線中地址線的功能是（A. 用于選擇主存單元地址B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于指定主存和I/O設(shè)備接口電路的地址D. 用于選擇外存地址

3、10. 多處理機(jī)實(shí)現(xiàn)（A. 指令）級(jí)的并行。B. 任務(wù)或過程C. 作業(yè)或程序D. 指令內(nèi)部二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題 2分，共10分）1、微程序控制器相比，組合邏輯控制器的速度較慢。2、為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場(chǎng)保護(hù)操作。3、程序計(jì)數(shù)器PC用來指示從外存中取指令。4、定點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是固定的；浮點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是浮動(dòng)的。5、對(duì)于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給階碼的位數(shù)越少，則表示數(shù)的范圍越大。三、名詞解釋（每小題4分，共20分）1、ALU2、RISC3、DMA4、Cache5

4、、指令周期四、簡(jiǎn)答題（每小題5分，共20分）1、簡(jiǎn)述運(yùn)算器的功能。2、簡(jiǎn)述主存和輔存的區(qū)別。3、存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m = 8，用交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線傳輸周期 = 器的帶寬是多少？4、指令和數(shù)據(jù)均存放在內(nèi)存中，CPU如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)？五、計(jì)算題（10分）設(shè)機(jī)器字長(zhǎng)為8位（含1A=19/32，B=-17/128，求A-B六、設(shè)計(jì)題（每題10分，共20分）1、已知指令字長(zhǎng)為16位，每個(gè)地址碼為4位，采用擴(kuò)展操作碼的方式，設(shè)計(jì)15條三地址指令、15條二地址指令、15條一地址指令、16條零地址指令，請(qǐng)寫出該指

5、令系統(tǒng)的操作碼的設(shè)計(jì)方案。2、某計(jì)算機(jī)字長(zhǎng)為32位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有40條指令。試采用直接、立即、變址，相對(duì)四種尋址方式設(shè)計(jì)指令格式。福師 1103考試批次計(jì)算機(jī)組成原理復(fù)習(xí)題一參考答案一、單項(xiàng)選擇題123456789CBABCADCCC主觀題答案僅供參考二、對(duì)錯(cuò)題1、錯(cuò)誤。微程序控制器速度較慢2、錯(cuò)誤。必須進(jìn)行現(xiàn)場(chǎng)保護(hù)操作。3、錯(cuò)誤。程序計(jì)數(shù)器 PC 用來保存將要執(zhí)行的下一個(gè)條指令的地址。4、正確。5、錯(cuò)誤。當(dāng)機(jī)器字長(zhǎng)一定時(shí)，分給階碼的位數(shù)越多，尾數(shù)占用的位數(shù)就越少，響數(shù)的精度。三、名詞解釋1、ALU計(jì)算機(jī)中執(zhí)行各種算術(shù)和邏輯運(yùn)算操作的部件。運(yùn)算器的基本操作包括

6、加、減、2、RISCRISC（精簡(jiǎn)指令集計(jì)算機(jī)）是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器3、DMADMA 即直接存儲(chǔ)器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。數(shù)據(jù)傳遞可以從適配卡到 技術(shù)的重要性在于，利用它進(jìn)行數(shù)據(jù)傳送時(shí)不需要 CPU 的參與。4、Cachecache 是一個(gè)高速小容量的臨時(shí)存儲(chǔ)器，可以用高速的靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，或者集成到 CPU 芯片內(nèi)部，存儲(chǔ) CPU 最經(jīng)常訪問的指令或者操作數(shù)據(jù)。5、指令周期CPU 從內(nèi)存取出一條指令并執(zhí)行這條指令的時(shí)間總和。四、簡(jiǎn)答題1、運(yùn)算器：計(jì)算機(jī)中執(zhí)行各種算術(shù)和邏輯運(yùn)算操作的部件。運(yùn)算器的基本操作包括加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及

7、移位、比較存儲(chǔ)器，或暫時(shí)寄存在運(yùn)算器中。慢。3、連續(xù)讀出 m=8 個(gè)字的信息量是：q = 64位8 = 512位連續(xù)讀出 8 個(gè)字所需的時(shí)間是：t= T + （m 1）= 200 + 750= 5.510-7s交叉存儲(chǔ)器的帶寬是: W = q/t = 93107 位/s五、計(jì)算題A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2A補(bǔ)=0.100 1100B補(bǔ)=1.110 1111-B補(bǔ)=0.001 0001A-B補(bǔ)= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1無溢出 A-B=（0.101

8、1101）2 = 93/128六、設(shè)計(jì)題1、對(duì)于三地址指令，操作碼長(zhǎng)度為(1643)4位；對(duì)于雙地址指令，操作碼長(zhǎng)度為(1642)8位，可擴(kuò)展4位；對(duì)于單地址指令，操作碼長(zhǎng)度為(164)12位，可擴(kuò)展4位；對(duì)于零地址指令，操作碼長(zhǎng)度為32位，可擴(kuò)展位為20位。至此，均可達(dá)到要求。2、40條指令至少需要操作碼字段6位，所以剩下的長(zhǎng)度為26位。主存的容量為64M字，則循著模式（X）2位，格式如下：3126 2524 230XDX = 00X = 01X = 10直接尋址方式立即尋址方式變址尋址方式有效地址 E = DD字段為立即數(shù)有效地址E =（RX）+D（可尋址64M個(gè)存儲(chǔ)單元）X = 11單元

9、）相對(duì)尋址方式有效地址E =（PC）+D（可尋址64M個(gè)存儲(chǔ)其中RX為變址寄存器（32為程序計(jì)數(shù)器（32移量D可正可負(fù)。福師1103考試批次計(jì)算機(jī)組成原理復(fù)習(xí)題二一、單項(xiàng)選擇題（每小題2分，共20分） A數(shù)據(jù)處理 B輔助設(shè)計(jì) C實(shí)時(shí)控制 D數(shù)值計(jì)算2、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來解決（ ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足3、微程序放在（ ）中。ARAM B控制存儲(chǔ)器 C指令寄存器 D內(nèi)存儲(chǔ)器4下列數(shù)中最小的數(shù)是（A.（50）8 B.（100010）BCD C.（625）16 5多處理機(jī)的體系結(jié)構(gòu)屬于（ ）計(jì)算機(jī)。A.SISD B.MIMD C. SIMD D.

10、MISD6.字長(zhǎng)32位，其中1位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為（A +（1 2-32） B. +（1 2-31）C. 2-32 D. 2-317. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來（A存放數(shù)據(jù) B. 存放程序 C. 存放數(shù)據(jù)和程序 D. 存放微程序8CPU中的譯碼器主要用于（ A. 地址譯碼；B. 選擇多路數(shù)據(jù)至ALU；C. 數(shù)據(jù)譯碼。D. 指令譯碼；9在以下描述的流水CPU基本概念中，正確的表述是（A流水CPU是以空間并行性為原理構(gòu)造的處理器B. 流水CPU一定是多媒體CPUC. 流水CPU是以時(shí)間并行性為原理構(gòu)造的處理器D. 流水CPU一定是RISC機(jī)器10串行I/O

11、標(biāo)準(zhǔn)接口IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，的數(shù)據(jù)傳送率不可以是（ A100兆位/秒 B200兆位/秒 C. 300兆位/秒D. 400兆位/秒二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題 2分，共10分）6、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器。制數(shù)轉(zhuǎn)換成一位十六進(jìn)制數(shù)。3、于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給階碼的位數(shù)越少，則表示數(shù)的范圍越大。4、權(quán)BCD碼沒有確定的位權(quán)值，因此不以按位權(quán)展開求它們所代表的十進(jìn)制。5、算機(jī)只能處理數(shù)字信息。三、名詞解釋（每題4分，共20分）1、溢出2、相聯(lián)存儲(chǔ)器3、局部性4、存儲(chǔ)器5

12、、垂直型微指令四、簡(jiǎn)答題（每題5分，共20分）1、舉出CPU中6個(gè)主要寄存器的名稱及功能。2、何謂“總線仲裁”？一般采用何種策略進(jìn)行仲裁，簡(jiǎn)要說明它們的應(yīng)用環(huán)境。3、何謂CRT的顯示分辨率、灰度級(jí)？4、CPU響應(yīng)中斷應(yīng)具備哪些條件？五、計(jì)算題（10分）1、已知 x = - 0.01111 ，y = +0.11001，求 x 補(bǔ)， -x 補(bǔ)， y 補(bǔ)， -y 補(bǔ)，x + y =？，x y =？六、設(shè)計(jì)題（每題10分，共20分）1、用16K*8位的DRAM芯片構(gòu)成64K*32位存儲(chǔ)器，要求：（1） 畫出該存儲(chǔ)器的組成邏輯框圖。（2） 設(shè)存儲(chǔ)器讀/寫周期為0.5s,CPU在1s內(nèi)至少要訪問一次。試問

13、采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？2、如果在一個(gè)CPU周期中要產(chǎn)生3試畫出時(shí)序產(chǎn)生器邏輯圖。福師1103考試批次計(jì)算機(jī)組成原理復(fù)習(xí)題二參考答案一、單項(xiàng)選擇題34A5B6B7C8D9C10CCCB主觀題答案僅供參考二、改錯(cuò)題、41這三、名詞解釋1、4、5、四、簡(jiǎn)答題） ） ） ） ） ） 模在五、計(jì)算題 x 補(bǔ)=1.11111 -x 補(bǔ)=0.01111 y 補(bǔ)=0.11001 -y 補(bǔ)=1.11001x + y =0.11000 x y =-11000六、設(shè)計(jì)題每4 經(jīng)4在設(shè) 列，按行刷新，刷新周期tRtR 福師1103考試批

14、次計(jì)算機(jī)組成原理復(fù)習(xí)題三一、單項(xiàng)選擇題（每小題2分，共20分）1. 在主存和CPU之間增加cache存儲(chǔ)器的目的是（A. 解決CPU和主存之間的速度匹配問題B. 增加內(nèi)存容量，同時(shí)加快存取速度C. 提高內(nèi)存可靠性D. 增加內(nèi)存容量2、微型計(jì)算機(jī)的分類通常以微處理器的（）來劃分。D規(guī)格A芯片名 B寄存器數(shù)目3、 下列數(shù)中最大的是（C字長(zhǎng)4、 設(shè)寄存器位數(shù)為8數(shù)-27，寄存器內(nèi)為（5、 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ARAM存儲(chǔ)器BROM存儲(chǔ)器C主存儲(chǔ)器D主存儲(chǔ)器和外存儲(chǔ)器6、 算術(shù)/邏輯運(yùn)算單元74181ALU可完成（A16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4

15、位乘法運(yùn)算功能和除法運(yùn)算功能7、某機(jī)字長(zhǎng)32A1MBB512KBC256KD256KB8、 常用的虛擬存儲(chǔ)系統(tǒng)由（A主存輔存）兩級(jí)存儲(chǔ)器組成。B快存主存C快存輔存D通用寄存器主存9、 變址尋址方式中，操作數(shù)的有效地址等于（A基值寄存器內(nèi)容加上形式地址B堆棧指示器內(nèi)容加上形式地址C變址寄存器內(nèi)容加上形式地址D程序計(jì)數(shù)器內(nèi)容加上形式地址10、在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由（A程序員）完成地址映射。B編譯器C裝入程序D操作系統(tǒng)二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題 2分，共 10 分）1.任意進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)就是按權(quán)展的開多項(xiàng)式之和。2、 一個(gè)指令周期中包含若干

16、個(gè)機(jī)器周期，一個(gè)機(jī)器周期中包含若干個(gè)時(shí)鐘周期。3、時(shí)鐘周期是處理器中處理動(dòng)作的最小時(shí)間單位，通常稱為一個(gè) T 狀態(tài)。這是微處理器完成一步完整操作的最小時(shí)間單位。 D 和 D 譯碼。5、時(shí)鐘周期是基本定時(shí)脈沖的兩個(gè)沿之間的時(shí)間間隔，而基本定時(shí)脈沖是由外部振蕩器產(chǎn)生的，通過 CPU 的 CLK 輸入端輸入。三、名詞解釋（每題 4 分，共 20 分）1、溢出2、多體交叉存儲(chǔ)器3、虛擬存儲(chǔ)器4、寫回法5、微程序四、簡(jiǎn)答題（每題5分，共20分）1、試比較基址尋址和變址尋址。2、請(qǐng)說明程序查詢方式與中斷方式各自的特點(diǎn)。3、提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說出至少五種措施。4、說明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響五、計(jì)算題（10分）設(shè)機(jī)器字長(zhǎng)為8位（含1A=11/64，B=-15/32，求A+B六、設(shè)計(jì)題（每題10分，共20分）1、假設(shè)主脈沖源頻率為10MHz，要求產(chǎn)生5個(gè)等間隔的節(jié)拍脈沖，試畫出時(shí)序產(chǎn)生器的邏輯圖。2、要求用256K*16位SRAM芯片設(shè)計(jì)1024K*32芯片有