基于400MSPS14-Bit,18VCMOS直接數(shù)字合成器AD9951

1、課程設(shè)計(jì)課程名稱：課程名稱：通信原理課程設(shè)計(jì)設(shè)計(jì)名稱：基于 400MSPS 14-Bit,1.8VCMOS 直接數(shù)字合成器AD9951專業(yè)：班級(jí)：姓名：學(xué)號(hào)：400 MSPS 14-Bit, 1.8 V CMOS直接數(shù)字合成器 AD9951i PAGE PAGE 2Abstract:The AD9951 is a direct digital synthesizer (DDS) featuring a 14-bit DAC operating up to 400 MSPS. The AD9951 uses advanced DDS technology, coupled with an int

2、ernal high speed, high performance DAC to form a digitally programmable, complete high frequency synthesizer capable of generating a frequency-agile analog output sinusoidal waveform at up to 200 MHz. The AD9951 is designed to provide fast frequency hopping and fine tuning resolution (32-bit frequen

3、cy tuning word). The frequency tuning and control words are loaded into the AD9951 via a serial I/O port.TheAD9951isspecifiedtooperateovertheextendedindustrialtemperaturerangeF0 C to +105C. Synchronizing Multiple AD9951s , The AD9951 product allows easy synchronization of multiple AD9951s. There are

4、 three modes ofsynchronization available to the user: an automatic synchronization mode, a software controlled manual synchronization mode, and a hardware controlled manual synchronization mode. Applications, Agile LO frequency synthesis, Programmable clock generators, Test and measurement equipment

5、 ,Acousto-optic device driverT sh. e AD9951 supports various clock methodologies. Support for differential or single-ended input clocks and enabling of an on-chip oscillator and/or a phase-locked loop (PLL) multiplier are all controlled via user programmable bits.摘要:AD9951是一個(gè)直接數(shù)字頻率合成(DDS，其特色是有一個(gè)工作在4

6、00MSPS的14位數(shù)/模轉(zhuǎn)換器(14-bit DAC). AD9951 采用了先進(jìn)的DDS 技術(shù)，DAC 能夠DDS 200 MHz 的模擬正弦波。AD9951 可提供快速頻率跳變和高精度分辯率( 32 口輸入到AD9951。在工業(yè)應(yīng)用中，AD9951 的工作溫度為-40 C 到+105 C。同時(shí)并聯(lián)發(fā)生 AD9951,存在三種 可能得到的同步方式電路：自動(dòng)同步方式，軟件控制手控同步方式，硬件控制手控同步方式。AD9951 可以應(yīng)用于本機(jī)振蕩頻率合成 , 可編程時(shí)鐘發(fā)生器 , 測(cè)試和測(cè)量裝置 , 聲光器件驅(qū)動(dòng) 裝置。AD9951 在不同的時(shí)鐘脈沖下有不同的操作方法。適合于差動(dòng)或單端輸入時(shí)鐘脈

7、沖并 啟動(dòng)芯片內(nèi)部振蕩器及鎖相環(huán)路(鎖相環(huán))放大器全部控制經(jīng)由用戶可編程序的位。Key words: automatic synchronization mode software controlled manual synchronizationmodeahardwarecontrolledmanualsynchronizationmodefordifferentialinputclocksCommon-modenoiseincreased signal-to-noise ratio關(guān)鍵字: 件控制手控同步方式 共模噪聲速率為 400 MSPS軟件控制手控同步方式硬差動(dòng)輸入時(shí)鐘脈沖信噪比 主

8、要特性 PAGE PAGE 3DAC 14 32 位代碼相位噪聲W- 120 dBc / Hz 1 kHz 偏移量（DAC 輸出功率） 有良好的動(dòng)態(tài)特性AOUT 80 dB 160 MHz （100 kHz 偏移量串聯(lián)的I / O 控制1.8 V 電源軟件和硬件可控制低功耗48 引腳TQFP / EP 5VPLL REFCLK 放大器（4 X - 20 X ）內(nèi)部振蕩器可以是由單個(gè)晶體管驅(qū)動(dòng) 具有調(diào)相能力多片同步應(yīng)用測(cè)試和測(cè)量裝置 內(nèi)部結(jié)構(gòu)框圖DO5 CORE(OUTirorSYSTEM (OUTirorSYSTEM CLOCK2$_-1上VAD9951Rev.OkJVO UPDATET1MH

9、G JJQCCHTR.OL LOGICOSKSNC_CLK| CVO UPDATET1MHG JJQCCHTR.OL LOGICOSKSNC_CLK| CJTFdMESSIERS|OSIILUTORWF=ERBTSTEHREFCILXEFLKCb&CK MULTTPLIEH-o-1RE5ETI I vlnQSVWCJN通過(guò)模擬裝置調(diào)幅被認(rèn)為是精確的和可靠的裝備的資料。然而、通過(guò)模擬裝置適合于或非門、其他的三分之一用戶可以由它的使用引起。 規(guī)格由廠商確定，模擬裝置的技術(shù)要求明確給出。 標(biāo)志和安裝是由有關(guān)技術(shù)員確定的。目錄 PAGE PAGE 8 HYPERLINK l _TOC_250008 芯

10、片簡(jiǎn)介5AD9951 的主要電氣特征5 HYPERLINK l _TOC_250007 絕對(duì)最大額定值9 HYPERLINK l _TOC_250006 AD9951 的芯片封裝與引腳功能9 HYPERLINK l _TOC_250005 41 引腳封裝形式92 引腳功能描述10 HYPERLINK l _TOC_250004 內(nèi)部結(jié)構(gòu)與工作原理125. 1 典型工作動(dòng)態(tài)特征12 HYPERLINK l _TOC_250003 5. 2 工作原理17 HYPERLINK l _TOC_250002 5. 3 工作模式225. 4AD9951 的編程225. 5 串行端口26 HYPERLINK

11、 l _TOC_250001 5. 6 指令字節(jié)275. 7 串行接口引腳描述288 最高有效位最小有效位轉(zhuǎn)接28 HYPERLINK l _TOC_250000 應(yīng)用電路29封裝尺寸31注意ESD31規(guī)則手冊(cè)31設(shè)計(jì)總結(jié)32修改記載修改：初始的版本芯片簡(jiǎn)介AD9951是一個(gè)直接數(shù)字頻率合成器(DDS ,其特點(diǎn)是有一個(gè)工作在400MSPS勺14位數(shù)/模轉(zhuǎn)換器(14bit DAC ) . AD9951 采用了先進(jìn)的 DDS 技術(shù),芯片內(nèi)部有一個(gè)高速的，高性能 的DAC 能夠形成一個(gè)數(shù)位可編程的，完整的高頻合成器DDS系統(tǒng)，有能力產(chǎn)生頻率達(dá)200 MHz的模擬正弦波。AD9951可提供快速頻率跳變

12、和高精度分辯(32位頻率控制)。頻率調(diào)諧和控制字經(jīng)并行口或串行口輸入到AD9951在工業(yè)應(yīng)用中， AD9951 的工作溫度為-40 C 到+105 C。AD9951 的主要電氣特性AD9951的主要電氣特性如表1所列。測(cè)試條件：若無(wú)特別說(shuō)明，AVDD, DVDD = 1.8 V 參數(shù)基準(zhǔn)時(shí)鐘輸入特性頻率范圍REFCLK 咅頻器不使能REFCLK4X REFCLK20輸入電容溫度最小值典型值最大值單位FULLFULL FULL251204400100203MHzMHz MHzpFC輸入阻抗251參數(shù)基準(zhǔn)時(shí)鐘輸入特性頻率范圍REFCLK 咅頻器不使能REFCLK4X REFCLK20輸入電容溫度最

13、小值典型值最大值單位FULLFULL FULL251204400100203MHzMHz MHzpFC輸入阻抗251. 5kQC工作循環(huán)2550%CC增益誤差25-10+ 10%FSC工作循環(huán)與REFCLK 咅頻器253565%使能CREFCLK DAC 輸出特性FULL-150+3dBm分辨率14Bits滿刻度輸出電流2551015mA非線性微分 非線性積分 輸出電容25C25C25C25C0.6125(1ALSB LSBpFT殘留相位噪聲_ 1 kHz偏移量， A=40 MHzTOU參數(shù)REFCLK 咅頻器使能REFCLK 咅頻器使能_4 REFCLK 咅頻器不使能溫度CCC最小值典型-1

14、05-115-132最大值單位dBc/Hz dBc/Hz dBc/Hz電壓范圍寬帶SFDR1 MHz 至 U 10 MHz AOUTCCAVDD-0.5.573VdBc10 MHz 至U 40 MHz AOUT40 MHz 至U 80 MHz AOUTCC67dBcdBc6280 MHz 至U 120 MHz AOUT120 MHz 至 y 160 MHz AOUT窄帶SFDR40 MHz A( 1MHz)OUT40 MHz A( 250kHz)OUT40 MHz A( 50kHz)OUT2558C2552C2587C2589C2591CdBc dBcdBc dBc dBc40 MHz A(

15、10kHz)OUT80 MHz A( 1MHz)OU80 MHz A( 250 OU2593C2585C2587CdBc dBc dBc80 MHz A( 50 OU2589dBc80 MHz A( 10OUTC2591CdBc120 MHz A( 1 MHz)OUouf120 MHz A 250kHz)ouf120 MHz AO( 50 kHz)參數(shù)120 MHz A( 10OUTouf160 MHz A 1MHz)oufouf160 MHz A 250kHz)oufouf160 MHz A 50kHz)ouf160 MHz A( 10OUT時(shí)序特征串聯(lián)的控制總線CCC溫度CCCCC8385

16、87最小值典型8981838587dBc dBc dBc最大值單位dBc dBc dBc dBc dBc最大頻率最小Low 時(shí)鐘脈沖寬度FULLFULL725Mbpsns最小High 時(shí)鐘脈沖寬度FULL7nsFULL2ns最大時(shí)鐘脈沖上升/下降時(shí)間最小數(shù)據(jù)初始化時(shí)間FULL3nsDVDD/ O 3.3 V最小數(shù)據(jù)初始化時(shí)間FULL5nsDVDD/ O = 1.8 V最小數(shù)據(jù)保持時(shí)間FULL0ns最大數(shù)據(jù)有效時(shí)間FULL25ns起始時(shí)間 2FULL1ms最小數(shù)據(jù)時(shí)鐘脈寬咼FULL5SYSCLK周期 31/O 初始化時(shí)間DVDD/FULL4nsO = 3.3 V1/O 初始化時(shí)間DVDD/FUL

17、L6nsO = 3.3 V1/O 數(shù)據(jù)保持時(shí)間FULL0ns傳輸延遲1/ O 更新時(shí)鐘2524SYSCLKC周期1/ O 更新至相位偏移變 化延遲1/ O 更新至振幅變化延 遲C25242516SYSCLK周期SYSCLK周期CMO 邏輯輸入1 電壓_ DVDD/ （43）= 1.8 V參數(shù)0 電壓_ DVDD/ （管腳 43）1.8 V1 電壓_ DVDD/ （43）= 3.3 V25C溫度CC1.25最小值2.2典型值V最大值單位0.6VV0 電壓_ DVDD/ （43）= 3.3 V25C0.8V邏輯 1 電流253AC12邏輯 0 電流C2512輸入電容252CCMO 邏輯輸出（1 m

18、A 載荷）DVDD I O = 1.8 V邏輯 1 電壓邏輯 0 電壓CC1.35V0.4VCMO 邏輯輸出（1 mA 載荷）DVDD I / O = 3.3 V邏輯 1 電壓邏輯 0 電壓CC2.8V0.4V功率損耗（AVDD = DVDD = 1.8 V）單音的信號(hào)模式25C171mW快速斷電方式 同步 FUNCTION4CC15020160mW27mW最大冋步時(shí)鐘頻率(DVDD_I/ O = 1.8 V )25C62.5MHz最大冋步時(shí)鐘頻率(DVDD_I/ O = 3.3 V )25C100MHz PAGE PAGE 9SYNC_CLKResolutio n5SYNC_CLKResol

19、utio n5校準(zhǔn)251SYSCLKC1實(shí)現(xiàn)可能達(dá)到最好的相位噪聲，該振幅可能應(yīng)用在時(shí)鐘脈沖上。減少該時(shí)鐘輸入振幅將周期12、 起始時(shí)間恢復(fù)從模擬斷電方式（看該節(jié)）。最長(zhǎng)的定時(shí)要求該基準(zhǔn)鐘放大器PLL 到該參數(shù)值。該初始值假定是沒(méi)有電容在DACBF 引腳而且最好使用推薦的 PLL 環(huán)路濾波器。3、SYSCLK周期引用該實(shí)際的時(shí)鐘脈沖頻率應(yīng)用芯片內(nèi)通過(guò)該DDS如果該基準(zhǔn)時(shí)鐘放大器與外部參考時(shí)鐘脈沖頻率并聯(lián)、該 SYSCL 儆率是該外部的頻率乘以該基準(zhǔn)時(shí)鐘倍增因數(shù)。如果該基準(zhǔn)鐘放大器沒(méi)有應(yīng)用，該SYSCLK 頻率就等于外部參考時(shí)鐘脈沖頻率。4、 SYNC_CLK = 1/4 SYSCLK：匕率。因

20、為 SYNC_CLK：匕率50 MHzCFR2。5、 這個(gè)參數(shù)指出那數(shù)字同步特征不能克服在系統(tǒng)時(shí)鐘上升邊之間的相位延遲（定時(shí)失 真）。如果該系統(tǒng)時(shí)鐘邊緣是定位、該同步功能在兩個(gè)之間邊緣將不會(huì)增加該失真。絕對(duì)最大額定值參數(shù)最高結(jié)溫,VOIC 就 引川略WGITAL INPUTS.FCiRDEJAfifcG ESD NOOE1 T COUPLE DI3KLNa!<iCE 7QMPLIiHCE R2T1MG.取值150 CDVDD I / O (管腳 43)AVDD, DVDD數(shù)字輸入電壓(DVDDI/O3.3V)數(shù)字輸入電壓（DVDDI/O1.8V數(shù)字輸出電流貯存溫度工作溫度焊接溫度（10 秒

21、焊接）0JA0JC4V2V-0.7V 到 +5.25V-0.7V 至U +2.2V5 mA-65 C to +150 C-40Cto+105300 C38 C/W15 C/W強(qiáng)調(diào)超過(guò)絕對(duì)最大額定值可以永久性損壞該裝置。這是強(qiáng)調(diào)額定值和函數(shù)運(yùn)算在該裝置 其他的情況指出在該操作技術(shù)要求明確指出。器件的可靠性。超出絕對(duì)最大額定值的使用延長(zhǎng)周期將會(huì)影響圖 2.輸入,輸出等效電路AD9951的芯片封裝與引腳功能 PAGE PAGE 109 9 gB 89 9 gB 8BS1CP2UIfllPnATEC；LDiIIESETsEB0-98回FftRDsEB0-98回MJNC越hDiSHC3DDASNCDOW

22、WSLKOSCfiEfCL 3RY3TALOLTCLKMDCESELECTLOOP_F1LTERTOP*.1EW(hot Io Sule)曲 D A/UC AGWiSTIC iJDC凹口凹口121Dn2SHtE.T一H-J-ly-oMM圖 3 引腳封裝形式注意接通封裝底部裸過(guò)露焊盤應(yīng)當(dāng)盡可能接近DAC 的模擬地，引腳43, DVDD/O,可是提高到1.8 V或3.3 V ;然而,DVDD引腳（引腳2和引腳34）只能是升幕1.8 V 。引腳功能描述AD9951 的引腳功能如表 3 所示。引腳符號(hào)I功能引腳符號(hào)I功能/O1I/OUPDATEI上升沿改變內(nèi)部緩沖區(qū)存儲(chǔ)器內(nèi)容，給 1/ O 寄存器，此

23、管腳必須是建立并且保持出的信號(hào)。數(shù)字電源引腳（1.8 V ）數(shù)字電源接地引腳。模擬電源引腳（1.8 V ）。SYNC CL輸2,343,33,42,47,484,6,13,16,18,19,25,27,295,7,14,15,17,22,26,28,30,31,328DVDDDGND AVDDII IAGNDI模擬電源接地引腳。OSC/REFI基準(zhǔn)時(shí)鐘/振蕩輸入，當(dāng)REFCL 端口可以單端 PAGE PAGE 11CLK引腳符方式，REFCLKBf 至U AVDDI功能/O的去耦電容器OSC/REFCLKOUTCLKMODEI基準(zhǔn)時(shí)鐘/振蕩輸入是時(shí)鐘輸入部分接通振 蕩器/REFCLKO輸出功率

24、的振湯器部分。I振蕩器部分的控制引腳，當(dāng)這個(gè)引腳為高電平 時(shí)，SELECT作為振蕩器部分的使能端，器部分是旁路的。為低電平時(shí)，振蕩LTERIREFCLK連接到PLL，1kQ0.1 FAVDDIOUT20ODAC AGNDAVDD,不是IOUT21ODAC 不是AGNDIDAC偏置去耦引腳。AVDD,DAC_RSETPWRDWNC ITL一個(gè)電阻器（額定值為 3.92 k Q）連接 AGND 到DAC RSE 建立參考電流至 DAC用作一個(gè)外部下電控制（看表8 所示）。I，確定RESET管腳是描述AD99511/OIOSYNCISDOReset 電平時(shí)，1/ O ，1/ O 于 IOSYNC 開(kāi)

25、始返回low。如果管腳沒(méi)有接地；禁止 應(yīng)用此引腳。當(dāng)使用 3 總線串行 1/ O 端口時(shí)，此管腳充當(dāng) 串行數(shù)據(jù)輸出。作為一個(gè) 2 線串行端口時(shí)，此管腳 不用。CSSCLKSDIOOI此引腳功能當(dāng)做一個(gè)低電平激活芯片選擇，允許多片芯片均分 1/ O 總線。I1/ O 來(lái)說(shuō)，此插頭功能當(dāng)做串行數(shù)據(jù)時(shí) 鐘脈沖進(jìn)行輸入/輸出操作。I1/O3，/O2 ，此引腳 是雙向的串行數(shù)據(jù)引腳。I數(shù)字電源（1/O3.3 V ）。I輸入信號(hào)經(jīng)常同時(shí)發(fā)生多重AD9951.此輸入接SYNC CLI輸出以控制AD9951。 PAGE PAGE 1245SYNC_CL45SYNC_CLO冋步脈沖輸出引腳為一冋步裝置。K引腳符

26、號(hào)I功能/O46OSKI輸入引腳經(jīng)常由控制振幅鍵控操作。OSK是AGNDISYNC_CLK 勺同步調(diào)幅引腳。當(dāng) OSK 不是用于可編程時(shí)，此引腳連接到 DGND在所有的裸露焊盤當(dāng)中，DAC 必須附屬必須盡 可能的接近 AGND內(nèi)部結(jié)構(gòu)與工作原理動(dòng)態(tài)曲線特征PEiKL1OGIR1Q0& -13PEiKL1OGIR1Q0& -1330-Mus i lao.fitoaofiMHz 一AdF7Al S253 FC4.Jr L.11上 乂 一一-W1W=.$ 乙CENTER 1QC-MHZpfiE3 BW3Kti220QMHZIBOW SVVEEF55K 4(401PTS；圖 4 F OT1 MHz F

27、CLK = 400 MSPS, WBSFDR*MKR1 fiO.OMHzL-;：REF0呃巾ATTEK IDOB-fiS L-;：EY； 5rrl1-ioaIMMUZ晴血圖 6 FOUT = 40 MHz, FCLK = 400 MSPS, WBSFDR亠 M 1DUP-L1* 蘭J鼻RF * 蘭J鼻CCMERI花補(bǔ)吃4PAJN 卻Mfl4H3 BrtXIM 3*(KIJWfEP S.M t Mil FTil圖 7. FOUT = 80 MHz ,FCLK = 400 MSPS, WBSFDRPEiK LOGuULFK Ft*44 PEiK LOGuULFK Ft*44 30OC JMbCE

28、：I&S2fl E4W1 S3-和UI-ao5=L，- -亠一iMM-1DO穽MEnI04MKZ4PAH20DMIiZ7BA MI-2 4W6EP K.K ft l-ltlP1S18FOUT120MHz,FCLK400MSPS,WBSFDR PAGE PAGE 140H1 -REF ldBn)yrp叱B5J17dBPEAK 0LOGJR10d&-M-SO-4CuR*WMKB-50EB1-GO11 WFC -A)AA-KJL嚴(yán)JLi*-1tlCCEHItFinCMH! 雌汕件win艮艸算bl 簾WEEP 詩(shī)滋PT 引圖 9. FOUT = 160 MHz, FCLK = 400 MSPS, WB

29、SFDRJftES BA MH1JWMHzl2*|4J1 PS)圖 10. FOUT = 1.1 MHz, FCLK = 400 MSPS, NBSFDR, 1 MHzAr Kl SSKI-ZRfF DOBITIAr Kl SSKI-ZRfF DOBITIATTENlOaG- MOIdaEAK LOG1CdBj* 斛r;41DOMHz-TO八ARESBW3aHZ33H25WE EP 19|1 PTS11.FOUT10MHz,FCLK400MSPS,NBSFDR, 1MHz PAGE PAGE 15PE4KLOGPE4KLOGMST1:1nr3：-50ft* ARKz GC*1M-Jl.WW3

30、BnAA-MJ/i33.K-5MI-2CENTER 54.9MHz化W盟卜上P*S|圖 12. FOUT = 39.9 MHz, FCLK = 400 MSPS, NBSFDR, 1 MHzREFPEAKLQQior-ioAnEk 1teiD-Kftlflo.anoDomz _REFPEAKLQQior-ioAnEk 1teiD-Kftlflo.anoDomz _IttwIRjmW1 韶SS FC -70AA-MS-&041JO OLULCBWTH K-25MHZBPfiML2MHZ圖 13. FOUT = 80.3 MHz, FCLK = 400 MSPS, NBSFDR, 1 MHz亠 I

31、/KR1 IR.Ef rWSffiA nth IDC5PEAK * LOG 訃IddBi R.Ef rWSffiA nth IDC5PEAK * LOG 訃IddBi -1-160L-亠tAES BW誦 W ikH2 $ WEEP 196.2 如 401 PT町14.FOUT120.2MHz,FCLK400MSPS,NBSFDR,1MHz PAGE 二CENTER1C0WK1-二BWSJHZ 79W 典 也 9WW 19.2* |4P1 PTSj圖15.FOUT=160MHz,FCLK=400MSPS,NBSFDR,士1MHzDM YU143-sa-BllTH-ttb-110-11 & -DM

32、 YU143-sa-BllTH-ttb-110-11 & -tSflr4-,!嚴(yán)“心*” 4 一1d-luauA oJMuA oJMW C=.wwb 1一圖 17.殘留相位噪聲 FOUT = 9.5 MHz, FCLK = 400 MSPS （綠色），4 X 100MSPS（紅色），20 X 20 MSPS PAGE PAGE 25工作原理元件區(qū)(藍(lán)色)DDScore輸出信號(hào)的頻率由用戶的可編程的頻率調(diào)諧字( (SYSCLK 之間的關(guān)系定義為FTW/確定。器件的輸出頻率和系統(tǒng)時(shí)鐘fo=(FTW)(f3)1 0 FTW 2fo=fs X (1-(FTW/2 32) 2 31FTW2-1該階段的輸

33、出功率是幅值經(jīng)由該COS(X)功能塊和該 DAC 得出的。在應(yīng)用中，該輸出信號(hào)零相位是可取的。簡(jiǎn)單地鑲嵌該FTW 它唯一的導(dǎo)致該 DDS 核心保持它的電流相位價(jià)值?？刂莆灰笤撾A段輸出到零。在上升沿、該階段電平為1。但是該緩沖存儲(chǔ)器電平為 0。在觸發(fā)前為高電平一直持續(xù)到該階段存貯器PLL)I / O 第一次變換。鎖相環(huán)放大輸出頻率。該鎖相環(huán)是5位REFCLK放大器控制函數(shù)寄存器2的 位。當(dāng)編程有效從 0 x04 到 0 x14( 4 十進(jìn)制到 20 十進(jìn)制)時(shí)，該鎖相環(huán)并聯(lián) REFCLK 俞入頻率 通過(guò)該引腳對(duì)應(yīng)內(nèi)部十進(jìn)制數(shù)。然而、鎖相環(huán)極限輸出頻率被限制在環(huán)發(fā)生變化 400 MHz 每當(dāng)該鎖

34、相1 ms)。該鎖相環(huán)通過(guò)編程特征值超過(guò) 4 到 20(十進(jìn)制)路的范圍。當(dāng)作為旁路時(shí)、該鎖相環(huán)被 關(guān)閉以節(jié)省電源。時(shí)鐘輸入AD9951 在不同的時(shí)鐘脈沖下有不同的操作方法。適合于差動(dòng)或單端輸入時(shí)鐘脈沖并啟動(dòng) 芯片內(nèi)部振蕩器及鎖相環(huán)路(鎖相環(huán))放大器全部控制經(jīng)由用戶可編程序的位。 AD9951 可CLKMOD 選擇管腳CFR14和CFR2。連接該芯片內(nèi)管腳CLKMODESELECT邏輯高電平啟動(dòng)該芯片內(nèi)晶體振蕩電路。該芯片內(nèi)振蕩器是啟動(dòng)、用戶的AD9951 把外部的晶體管與該 REFCLK 和REFCLKB 輸入到生產(chǎn)一個(gè)低頻基準(zhǔn)時(shí)鐘在20MHz至30MHz之間連接在一起。通過(guò)振蕩器緩沖，在集

35、成電路芯片之前產(chǎn)生的信號(hào)，這個(gè)緩沖信號(hào)經(jīng)由該引腳CRYSTA與外面的管腳連接有效。控制CFR14 可用于啟動(dòng)或使該緩沖無(wú)效、打開(kāi)或空閑的系統(tǒng)時(shí)鐘，振蕩器本身不會(huì)長(zhǎng)時(shí)間 掉電，免打開(kāi)同一晶體振蕩器。記錄CFR29到邏輯高電平，啟動(dòng)該晶體振蕩器的輸出緩沖器。邏輯低電平接 CFR29 引腳時(shí)，使該振蕩輸出緩沖無(wú)效。連接CLKMODESELE(到邏輯低電平使該芯片內(nèi)振蕩器和該振蕩該振蕩器無(wú)效時(shí)、外部的振蕩器必須提供該 REFCLK及 REFCLKB言號(hào)，輸出緩沖無(wú)效。在差動(dòng)運(yùn)行時(shí)、這個(gè)引腳是用 互補(bǔ)的使運(yùn)轉(zhuǎn)信號(hào)。因?yàn)閱味说墓ぷ鲿r(shí)、0.1uF電容器應(yīng)該連接在未用的管腳和模擬電源之間。用適當(dāng)?shù)碾娙萜魇箷r(shí)鐘

36、輸入管腳偏壓是1.35 V。另外，該鎖相環(huán)是用來(lái)鎖定該基準(zhǔn)頻率是一個(gè)在 4 至 20 之間整數(shù)值。 表 4 輸入時(shí)鐘的工作方式概述提示了該鎖相環(huán)放大器是 由該CFR2位時(shí)鐘脈沖來(lái)控制、與該 CFR14 控制無(wú)關(guān)。表 4.時(shí)鐘輸入工作狀態(tài)低低3M21不是FFXCLFOSC80 F低低M4 或不是MFFCLFOSC10 FCFR1CLKMODESEI-CFR27振蕩 器能？使系統(tǒng)時(shí)鐘CFR1CLKMODESEI-CFR2低高3M21是FCLK=FOSC80 F400CLKM低高M(jìn)20是F=FCLPOSC20 FCLK 30CLK 400CLK20X不是FCLP=0N/AAD9951具有一個(gè)集成的電

37、流輸出的14位DAC不同的最大DACs內(nèi)存儲(chǔ)器中的參考AVDD,ou非AGND 兩路互補(bǔ)的輸出提供組合的滿刻度輸出電流(l)。差動(dòng)輸出降低了可能在DACou輸出中出現(xiàn)的共模噪聲，增強(qiáng)了信噪比。滿刻度電流由連接在 DACISET 引腳和模擬地之間的 外部電阻(忌 )控制。滿刻度電流與電阻值之間的比例關(guān)系為ETOUTR=39.19/IOUTETDAC 俞出的最大滿刻度電流輸出是 15 mA，但是通常限制在 10 mA,以保持最佳不失真自D由動(dòng)態(tài)范圍SFDR內(nèi)的性能。DAC輸出應(yīng)在(AV-0.5V)(AV+0.5V)范圍電壓DDDDAC DAC DAC 負(fù)載，保證輸出電壓在允許工作范圍內(nèi)。I/O 端

38、口功能AD9951 串行端口很靈活、同時(shí)串聯(lián)的communi 陽(yáng)離子端口允許聯(lián)接于許多工業(yè)標(biāo)準(zhǔn)微型控制器和微處理器。該串聯(lián)的 I / O 端口 com- patible 用最大同步傳送格式，包括 Motorola 6905 /11 SPI和Intel8051 SSR 讀出狀態(tài)寄存器議定書(shū)。該接口可讀/寫通向全部的寄存器，配置AD9951oMS或LSB轉(zhuǎn)接格式是配套該AD9951串行接口端口可以是配置一致地單一的管腳I / O(SDIO),允許2線接口或二單向的插腳適合于/外面的(SDIO/ SDO)、依次啟動(dòng)3線內(nèi)外觀。二個(gè)隨意的插腳IOSYN(和CS,啟動(dòng)更大的適應(yīng)性適合于系統(tǒng)設(shè)計(jì)AD995

39、1。寄存器地址表描述寄存器地址表如表 5 所列。寄存器名稱 地寄存器名稱 地址范圍MS BBiBBBit 6it 5it 4Bit 3Bit 2Bit1LSB Bit 0默認(rèn)值地址)控制 功能寄存器1t 77開(kāi)置DAC 斷 鐘 輸 源 向閑SYN置C_CLK閑0 x00置(CFR1)(0 x00)電入 斷 下方電式向外截止置閑A utoC置lr 階 段出不閑置除階SDIO隹一B開(kāi)0 x00使段的輸入始能動(dòng) 裝 置 nn同 步使 能閑置荷ARR_I/ UDOSK使能OSKI動(dòng)鍵0 x00控制 功能寄存器 2(CFR2REFCL0 x00或0 x010 x020 x03輸入電流0 x00(0 x0

40、1 )CRYS TAL向1頻器 速同步使能件手冊(cè)同步使能閑置0 x00振幅 標(biāo)度因子閑置振幅比例因子寄存器0 x000 x00(ASF)(0 x02)自動(dòng)緩變率速度 控制振幅比例因子寄存器0 x00振幅振幅緩變率（ARR（0 x03） 節(jié)字(FTW0 (0 x04)7振幅緩變率寄存器0 x00:07頻率調(diào)節(jié)字#00 x00:0頻率調(diào)節(jié)字#00 x00相位 偏移字(POW0 (0 x05)頻率調(diào)節(jié)字#00 x00頻率調(diào)節(jié)字#00 x00相位偏移字#00 x00閑置相位偏移字#00 x00控制寄存器控制描述控制功能寄存器 1 （ CFR1）CFR2 被用來(lái)控制 AD9951 的各種功能、特性及工作

41、模式。每位的功能將在下面進(jìn)行詳細(xì)說(shuō)明。CFR1 :閑置。CFR1:振幅緩沖負(fù)載調(diào)節(jié)控制CFR1= 0 （缺?。?。由于I/O （時(shí)器=1 ）不負(fù)荷。CFR11。振幅緩變率計(jì)時(shí)器調(diào)幅負(fù)荷在超時(shí)（信號(hào)的時(shí)候。CFR1:外形振幅鍵控啟動(dòng)控制CFR1 = 0 （缺省）。外形振幅鍵控調(diào)幅支路。=1 ）或在 I / O 更新輸入CFR1= 1.功能。CFR124 控制該運(yùn)行方式適合于這些CFR1:自動(dòng)的外部振幅鍵控啟動(dòng)控制（唯一的正當(dāng)?shù)漠?dāng)時(shí)CFR1調(diào)幅高電平有效）CFR1= 0 （缺?。?。當(dāng) CFR1有源調(diào)幅時(shí)、邏輯導(dǎo)通 CFR124：?jiǎn)?dòng)該手控的外部 幅鍵控運(yùn)算分析。各振幅模型發(fā)送給DA（乘以該振幅標(biāo)度因

42、子?？丛撏獠空穹I控二次發(fā)射控制適合于詳情。CFR1 = 1.當(dāng)CFR1有源調(diào)幅時(shí)，邏輯 1 導(dǎo)通CFR124：?jiǎn)?dòng)該自動(dòng)的外部振幅鍵控器。觸發(fā)器OSK 幅緩變率的速度。觸發(fā)器OS 管腳將引起該輸出到鋸齒形向下從該振幅標(biāo)度因子想要零比例尺在該振幅緩變率?？丛撏庑握穹I控截面適合于細(xì)節(jié)。CFR1:自動(dòng)同步啟動(dòng)控制當(dāng)CFR1 = 0 （缺?。r(shí)。AD995 伯動(dòng)同步并聯(lián)調(diào)幅特征停止。當(dāng)CFR1 = 1時(shí).AD9951（SYNC_CLKSYNC瀚入時(shí)鐘脈沖。AD995CFR1AD9951 軟件手控同步并聯(lián)當(dāng)CFR1 = 0 （缺?。r(shí)。該手控同步調(diào)幅特征停止。當(dāng)CFR11 時(shí).手控的。該SYNC_C

43、L SYNC_CLK 了推進(jìn)該上升沿并聯(lián)定時(shí)，這個(gè)控制需要進(jìn)行調(diào)整。AD9951 在同時(shí)發(fā)生并聯(lián)二次發(fā)射控制 適合于細(xì)節(jié)。CFR1 :閑置。CFR1:自動(dòng)清除相位累加位。當(dāng)CFR1= 0 （缺?。r(shí)，一個(gè)新的頻率調(diào)節(jié)字將加到相位累加器的輸入，并且附加在 當(dāng)前存儲(chǔ)值上。當(dāng)CFR11 時(shí).這個(gè)位將自動(dòng)同步清除（0）CFR1/余弦選擇位當(dāng)CFR10 （默認(rèn)）當(dāng)CFR1 = 1 時(shí).角振幅轉(zhuǎn)換邏輯使用正弦函數(shù)。CFR1：閑置。CFR1：清理相位累加器位。當(dāng)CFR1 = 0 （缺?。r(shí)。該階段累加器正常作用。當(dāng)CFR11 時(shí).CFR1SDIO 僅作為輸入。當(dāng)CFR1 = 0 （默認(rèn)）時(shí)。SDIO 引腳雙

44、向運(yùn)行（兩線串行編程模式）。當(dāng)CFR1 = 1 時(shí).串行數(shù)據(jù)I / O 引腳（SDIO）被設(shè)置為只作為輸入引腳（式）。CFR1:最低有效位（ LSB first ）（只有當(dāng)I/O 當(dāng)CFR10 （默認(rèn)）時(shí)。最高有效位（MSB first ）格式被激活。當(dāng)CFR1 = 1 時(shí).最低有效位（LSB）CFR1：數(shù)字?jǐn)嚯娍刂飘?dāng)CFR1 = 0 （缺省）時(shí)。全數(shù)字化功能和時(shí)鐘脈沖被激活。當(dāng)CFR11 時(shí).全部的非I/O CFR1：閑置。CFR1：數(shù)模轉(zhuǎn)換器斷電控制當(dāng)CFR1 = 0 （缺省）DA operation。當(dāng)CFR11 時(shí).該DA（CFR1:時(shí)鐘輸入斷電控制CFR10 （缺?。﹐peratio

45、n 此位才有效）當(dāng)CFR1=1時(shí).該時(shí)鐘輸入電路調(diào)幅無(wú)效且該裝置接通它的最低的功率耗散狀態(tài)。CFR1= 1.該SYNC_CL 管腳假定靜態(tài)邏輯0 狀態(tài)到噪音產(chǎn)生留在該數(shù)字式電路系統(tǒng)而該同步電路保持有源的（在內(nèi)）到保持電位電極系定時(shí)。CFR1:閑置，在 0 時(shí)啟程控制功能寄存器 2（ CFR2 ）CFR2 AD9951 的各種功能、特性及工作模式。每位的功能將在下面進(jìn)行詳細(xì)說(shuō) 明。寄存器位是根據(jù)它們的啟始的，最高有效位的串行寄存器位存儲(chǔ)單元來(lái)確定。CFR2 :閑置。CFR2：高速的同步啟動(dòng)控制當(dāng)CFR2 = 0 （缺?。r(shí)。該高速的同步放大停止。當(dāng)CFR2= 1 時(shí).50 MH 外,應(yīng)用該自動(dòng)同

46、步特征適合于SYNC_CL 輸入，應(yīng)該安置（200 MSPS SYSCLK 控制。AD9951 在同時(shí)發(fā)生并聯(lián)截面適合于細(xì) 節(jié)。CFR2:硬件手控的同步啟動(dòng)控制當(dāng)FR2 = 0 （缺?。r(shí)。該硬件手控的同步功能停止了。當(dāng)CFR2= 1 時(shí).SYNC_CL 上升沿通過(guò)一個(gè)REFCLK 控制、 控制做非自我清理。 一旦硬件手控的同步方式調(diào)幅啟動(dòng)、 它將開(kāi)始啟動(dòng)直到 這個(gè)控制結(jié)束。AD9951 同時(shí)發(fā)生在并聯(lián)截面適合于細(xì)節(jié)。CFR2:晶體管外面的啟動(dòng)控制當(dāng) CFR2 = 0（缺省）時(shí)。該晶體管外面的管腳調(diào)幅停止的。當(dāng)CFR21時(shí).ence 20 MHz 30 MHz 之間。CFR2：閑置。CFR2

47、:基準(zhǔn)鐘放大器控制位這個(gè) 5 位字節(jié)控制該放大器大小在放大器（鎖相環(huán)） 區(qū)上時(shí)鐘脈沖無(wú)法達(dá)到。 正當(dāng)?shù)拇笮? 20 （0 x04 0 x14 ）看該鎖相環(huán)路（鎖相環(huán)）截面適合于細(xì)節(jié)。CFR2:壓控振蕩器距離調(diào)整控制 這個(gè)控制用來(lái)控制該距離裝定導(dǎo)通該壓控振蕩器。當(dāng)CFR20（默認(rèn)）,100MH250MHz當(dāng)CFR21時(shí)，該壓控振250 MH400 MHzCFR2 :充電泵電流控制位用來(lái)控制充電泵電流運(yùn)行。 默認(rèn)設(shè)置CFR2,75 卩Ao 制增加（01、10、11）,25 卩A 100 卩A 125 A150 卩Ao其他的寄存器描述振幅標(biāo)度因子（ ASF ）ASF 寄存器存儲(chǔ) 2 位自動(dòng)緩沖感光速

48、度和 14 位振幅標(biāo)度因子用于輸出模型鍵（ OSK。在 自動(dòng)OSK ASF說(shuō)明OS 程序塊的振幅作為增值或衰減量。ASF工具極限大小可完成由OS 固有的乘積放大倍數(shù)。在人工的OS 方式中ASF沒(méi)有影響ASF提供輸出比例系數(shù)。如果 OSI 啟動(dòng)結(jié)束,CFR1 = 0,這個(gè)寄存器對(duì)裝置沒(méi)有影響。振幅緩沖（ ARR ）ARF8OSOS用于手控方式，那么OS啟動(dòng)結(jié)束后，頻率調(diào)節(jié)字 0 （FTW0 ）頻率代碼是一個(gè) 32 位控制寄存器，增長(zhǎng)率在累加器DDS 核心。它的具體作用取決于裝置運(yùn) 行方式。相位偏移字（ POW ）14累加偏移量輸出信號(hào)的電流相位。相位偏移是由下面的公式計(jì)算：=（POW/24）X

49、360單音模式（ Single-Tone Mode ）在單音模式時(shí)，DDS 用于單個(gè)代碼。無(wú)論FTW 大小保存在提供給相位累加器。這個(gè)大小充 其量不過(guò)是手控地變量，在記錄以前完成一組新數(shù)值到 FTW 且發(fā)送給I / 。通過(guò)相位偏移寄 存器進(jìn)行相位調(diào)整。AD9951編程相位偏移控制14 位相位偏移（B）可能被加到相位的輸出功率用控制寄存器的方式進(jìn)行累加。這個(gè)特 點(diǎn)給用戶提供了二種不同的方法進(jìn)行相位調(diào)整。一個(gè)方法是靜止相位調(diào)整 用固定相偏移量存入相位偏移寄存器且保持不變。 導(dǎo)致輸出信 號(hào)相互抵消與標(biāo)準(zhǔn)信號(hào)有關(guān)。提供相位使DDS 俞出功率與一些外部信號(hào)相匹配。一種方法是相位調(diào)整是哪里 哪里就有規(guī)律地

50、更改相位偏移寄存器，由 I / O 端口輸出。 由適當(dāng)?shù)刈儞Q相位偏移作為時(shí)間函數(shù)在SYSCL ，用戶可以實(shí)現(xiàn)調(diào)相的輸出信號(hào) ,然而 I / O 端口和頻率AD9951 考慮程序控制的連續(xù)性，相位的累加器和明確且自動(dòng)輸出零函數(shù)。 各種特點(diǎn)是經(jīng)由 控制CFR 位得到的。CFR113 CFR110 連續(xù)清除位連續(xù)清除位只不過(guò)是靜態(tài)控制信號(hào)，那時(shí)高電平有效 ，保持相位累加器在零點(diǎn) ，的定時(shí)。當(dāng)電流太低、不起作用時(shí) 相位累加器使它起作用。清除和輸出功能當(dāng)安置時(shí) ，自動(dòng)清除相位累加器且在 I / O 不斷改進(jìn)。自動(dòng)清除功能適合于后來(lái)的 I / O 不 斷改進(jìn)直到適當(dāng)?shù)淖詣?dòng)清除控制結(jié)束。模型振幅鍵控AD99

51、51 模型振幅鍵控功能提供用戶控制上沿觸發(fā)和間歇期的開(kāi)關(guān)輸出DAC這些功能用于突發(fā)轉(zhuǎn)移任務(wù)的數(shù)據(jù)減少失真頻譜的影響 突變的脈沖基準(zhǔn)線。信息系統(tǒng)支持自動(dòng)和手控的 模型振幅鍵控方式。自動(dòng)方式產(chǎn)生線性比例系數(shù)以阻止資源由振幅緩變率（ARR 被外部管腳（OSK 系數(shù)（ASF）寄存器。模型振幅鍵控功能可能是支路（禁止）由清除OS啟動(dòng)結(jié)束（CFR1 = 0 ）。此方式被2 位控制函數(shù)寄存器（CFR 控制。CFR1模型振幅鍵控啟動(dòng)位。 當(dāng)CFR1 安時(shí)，輸出功率標(biāo)度函數(shù)有啟動(dòng)CFR125支路的功能CFR124是固有的模型振幅鍵控有源位。當(dāng)CFR124置時(shí)，固有的模型振幅鍵控方式是有源的；CFR124結(jié)束,外

52、部模型振幅鍵控方式是有源的。CFR124不管模型振幅鍵控啟動(dòng)位（CFR1是否結(jié)束。減低動(dòng)消耗情況是模型振幅鍵控禁止（CFR1 = 0 ）。圖18表示OSK勺方框圖電路。自動(dòng)模型振幅鍵控方式CFR125 和CFR1調(diào)整時(shí)，自動(dòng)模型振幅鍵控方式是有源的。當(dāng)自動(dòng)模型振幅鍵控方 式啟時(shí)，單個(gè)比例系數(shù)在內(nèi)產(chǎn)生乘法器輸入適合于DDS十?dāng)?shù)輸出功率（參見(jiàn)圖18）。 比例系14 ，上升/8 位輸出緩沖寄存器的速度。如果比例系數(shù)不 變,OSK 是高電平，反之OS DDS 0（十進(jìn)制）0X3FFF mul - tipliesDDS 輸出 16383 （十進(jìn)制）決定。因?yàn)橛脩羰褂玫恼穹?4 位）必須有快速的緩變率，

53、內(nèi)部產(chǎn)生的比例系數(shù)長(zhǎng)度是經(jīng)由 ASF位控制。表 6 描述了上升/下降的大小，內(nèi)部產(chǎn)生比例系數(shù)通過(guò) ASF位。特殊功能部件的這個(gè)方式是極限輸出幅度提供包含于振幅比例因子寄存器極限。為用戶 提供的特征值小于滿刻度。ASF （二進(jìn)位的）大小00ASF （二進(jìn)位的）大小000110111248OSK 緩沖計(jì)數(shù)器OS緩沖計(jì)數(shù)器是可裝載減法計(jì)數(shù)器，產(chǎn)生的時(shí)鐘信號(hào)來(lái)對(duì)抗產(chǎn)生固有的比例系數(shù)。緩沖計(jì)數(shù)器裝著ASFR,計(jì)數(shù)范圍為 1 （十進(jìn)制）的,1,除非計(jì)時(shí)器不負(fù)荷。只要計(jì)時(shí)器是啟動(dòng)如果負(fù)荷OSKf 時(shí)器位（CFR1可以調(diào)整，那緩沖計(jì)數(shù)器是負(fù)荷在I / O 不斷改進(jìn)或在 范圍特征值之上。計(jì)數(shù)器在負(fù)荷范圍內(nèi)可以由

54、三種方法得到1。方法一，變量OSK 俞入引腳附近。當(dāng)OSK 俞入引腳變量狀態(tài)時(shí)、 ASFR 大小是存入緩變率計(jì)時(shí)器、然后正常著手遞減計(jì)數(shù)。方法二,掃描比率計(jì)數(shù)器可以是在負(fù)荷范圍計(jì)算化的，那么I / O 在輸出前不斷變化。,如果負(fù)荷OSKf 數(shù)器位（CFR1是變上面介紹的方法其中掃描斜坡從自動(dòng)模型振幅鍵控方式處出發(fā)到有源的自動(dòng)模型振幅鍵 控方式不起作用，比率計(jì)數(shù)器可以是負(fù)荷以前范圍的計(jì)算； 調(diào)整。簡(jiǎn)而言之，那時(shí)描繪啟動(dòng)位正在&外部模型振幅鍵控方式外部模型振幅鍵控方式通過(guò)記錄圖 18.開(kāi)關(guān)模型鍵、方框圖CFR1到邏輯 1 并記錄CFR124：到邏輯 0 從而啟動(dòng)。當(dāng)配置適合于外部模型振幅鍵控時(shí)，A

55、SFR 變成比例系數(shù)適合于數(shù)據(jù)通路。比例系數(shù)是同時(shí)發(fā)生經(jīng) I / O 不斷改進(jìn)功能到 SYNC_CLK同步；寄存器不斷變化（I / O 不斷變化）功能SYNC_CL 和 I / O 不斷變化基準(zhǔn)線經(jīng)AD9951 對(duì)SYNC_CL 同步信號(hào)（供給外部地到那用戶接通 SYNC_CL 管腳）。I / O不斷變化,模型接通上升沿的引腳 SYNC_CLK內(nèi)部，SYSCLK 4 分頻器到生產(chǎn)SYNC_CL 信號(hào)。SYNC_CL 信號(hào)前，用戶先接通SYNC_CLKI 腳。啟動(dòng)同步脈沖硬件時(shí)鐘裝置。這是推動(dòng)任何外部硬件到獲得它的定時(shí) SYNC_CLK.I / C 不斷改變信號(hào)和 SYNC_CLK 內(nèi)部緩沖區(qū)含

56、量轉(zhuǎn)換成控制寄存器的裝置。綜合 SYNC_CL 和I / C 改變引腳提供給用戶，常數(shù)等待時(shí)間與 SYSCLK 有關(guān)，并且保護(hù)相位連 續(xù)性的模擬輸出信號(hào)代碼或相位偏移值。圖記錄同步邏輯：19 表明 1/ C 不斷變化且同步定時(shí)循環(huán)。1/ C 不斷變化信號(hào)邊緣被檢測(cè)到產(chǎn)生單個(gè)上升沿時(shí)鐘信號(hào)驅(qū)動(dòng)寄存器組跳動(dòng)。1/C不斷變化信號(hào)沒(méi)有約束當(dāng)前方式，最低的接通時(shí)間1/ C不斷變化是SYNC_CLK時(shí)鐘周期。1/ C 不斷變化管腳是建立和保持在上升沿的SYNC_CL和有零保持定時(shí)和4 ns準(zhǔn)備時(shí)間。 PAGE PAGE 26SYNC_CL*Dt 品_E19. 1/ O 同步方框圖SYNCCLKKJMDTE

57、畑SYNCCLKKJMDTE畑1TAI RCATAiy咖IO胡DATA1()CATA2rHTAI同時(shí)并聯(lián)發(fā)生 AD9951存在三種可能得到的同步方式電路：自動(dòng)同步方式，軟件控制手控同步方式， 硬件控制手控同步方式。就一切情況而論，電路想同時(shí)發(fā)生兩個(gè)或更多裝置，必須注意以下下情況。第 一全部的單位必須均分一個(gè)公共時(shí)鐘來(lái)源追蹤長(zhǎng)度和路徑阻抗電路是使保持設(shè)備輸入格式的相延遲線，與接近支流時(shí)鐘脈沖盡可能相配。第二，1/ O信號(hào)不斷變化上升沿必須是提供 PAGE PAGE 27D6同步信號(hào)到全部的裝置體系。最后不管是同步方法使用， /O供給應(yīng)從3.3V開(kāi)始盡管裝置是同時(shí)發(fā)生AV和DV1.8 VD6DD在

58、自動(dòng)同步方式中，一個(gè)裝置是作為控制；另一裝置(美國(guó))將要控制它。當(dāng)合用配置方式時(shí)，從屬設(shè)備必須自動(dòng)地與它們的固有時(shí)鐘脈沖同步，到SYNC_CLK 出信號(hào)主件。為了進(jìn)入自動(dòng)同步方式，調(diào)整從屬設(shè)備的自動(dòng)同步位(CFR1 = 1 )。連接 SYNC_IN 輸入(美國(guó))到控制SYNC_CL輸出功率。從屬設(shè)備必須連續(xù)不斷地變化相位關(guān)系，SYNC_CL直到它與SYNC_CL輸入同相，是主件。當(dāng)起動(dòng)同時(shí)發(fā)生裝置通過(guò)SYSCLK速度除250MSPS外，調(diào)整高速同步增強(qiáng)啟動(dòng)位( CFR2 = 1)。在軟件手控同步方式中，電路推動(dòng)裝置推進(jìn) SYNC_CL 上升沿SYSCLK( 1 / 4 SYNC_CLK 周 期

59、)。為了觸發(fā)手控的同步方式， 調(diào)整從屬設(shè)備手控的軟件 (CFR1= 1)。引腳(CFR1 將得到立即清除。為了提高SYNC_CLK 勺上升沿脈沖長(zhǎng)度誤差時(shí)，這個(gè)位必須調(diào)整并聯(lián)定時(shí)。在硬件手控同步方式中，SYNC_lN輸入引腳是配置它必須從SYNC_CL管腳中推進(jìn)上升沿的SYNC_lNt號(hào),每次裝置檢測(cè)一個(gè)上升沿。為了設(shè)計(jì)硬件手控同步方式，調(diào)整硬件手控同步(CFR2= 1)。不同的軟件人員設(shè)計(jì)出的位不同，這個(gè)位工作非自我清除。啟動(dòng)硬件手SYNC_irSYNC_CLK由一個(gè)SYSCLCFR20)。利用單個(gè)晶體管驅(qū)動(dòng)并聯(lián) AD9951 時(shí)鐘輸入AD9951 晶體振蕩器輸出信號(hào)接通結(jié)晶外面的引腳，啟動(dòng)

60、結(jié)晶到驅(qū)動(dòng)并聯(lián)AD9951。為了芯片使AD9951 并聯(lián)運(yùn)轉(zhuǎn)，芯片外面的管腳AD995 俐用外部芯片將連接到那 REFCLI 輸入的另一個(gè)AD9951。芯片外面的引腳是不變的，直到CFR29：位調(diào)整，啟動(dòng)輸出功率。驅(qū)動(dòng)芯片外面的引腳處 于低電平，因此這個(gè)信號(hào)在驅(qū)動(dòng)負(fù)荷以前將處于緩沖狀態(tài)。OPERATIONAD9951 指令字節(jié)指定/寫入操作和寄存器地址。串聯(lián)的OPERATIC通AD9951存在唯一的寄存器，非字節(jié)級(jí)。AD9951,串行端口控制器指令字節(jié)寄存器地址，自動(dòng)地產(chǎn)生特有的寄 存器字節(jié)地址。另外，控制器控制全部的字節(jié)期間要求全部的字節(jié)存取到累加寄存器。問(wèn)一部分字節(jié)。，1/OOPERATI