2011-2013年組成原理考研真題及解答

2011-2013年組成原理考研真題及解答2011年計(jì)算機(jī)組成原理真題12．下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是A．MIPSB．CPIC．IPCD．MFLOPS解答：D。MFLOPS表示每秒百萬(wàn)次運(yùn)算。13．float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是A．C1040000HB．C2420000HC．C1840000HD．C1C20000H解答：A。x的二進(jìn)制表示為-1000.01﹦-1.00001×211根據(jù)IEEE754標(biāo)準(zhǔn)隱藏最高位的“1”，又E-127=3，所以E=130=10000010（2）數(shù)據(jù)存儲(chǔ)為1位數(shù)符+8位階碼（含階符）+23位尾數(shù)。故FR1內(nèi)容為1100000010000010000000000000000000即11000001000001000000000000000000，即C104000H14．下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是A．EPROMB．CDROMC．DRAMD．SRAM解答：B。光盤(pán)采用順序存取方式。15．某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址主存地址空間大小為64MB現(xiàn)用4M×8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是A．22位B．23位C．25位D．26位解答：D。64MB的主存地址空間，故而MAR的尋址范圍是64M，故而是26位。而實(shí)際的主存的空間不能代表MAR的位數(shù)。16．偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是A．間接尋址B．基址尋址C．相對(duì)尋址D．變址尋址解答：A。間接尋址不需要寄存器，EA=(A)?；穼ぶ罚篍A=A+基址寄存器內(nèi)同；相對(duì)尋址：EA﹦A+PC內(nèi)容；變址尋址：EA﹦A+變址寄存器內(nèi)容。17．某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無(wú)符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是解答：C。無(wú)符號(hào)整數(shù)比較，如A>B，則A-B無(wú)進(jìn)位/借位，也不為0。故而CF和ZF均為0。18．下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是Ⅰ.指令格式規(guī)整且長(zhǎng)度一致Ⅱ．指令和數(shù)據(jù)按邊界對(duì)齊存放Ⅲ．只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問(wèn)A．僅Ⅰ、ⅡB．僅Ⅱ、ⅢC．僅Ⅰ、ⅢD．Ⅰ、Ⅱ、Ⅲ解答：D。指令定長(zhǎng)、對(duì)齊、僅Load/Store指令訪存，以上三個(gè)都是RISC的特征。均能夠有效的簡(jiǎn)化流水線的復(fù)雜度。19．假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開(kāi)中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是A．每個(gè)指令周期中CPU都至少訪問(wèn)內(nèi)存一次B．每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C．空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D．當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷20．在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖茿．指令B．操作數(shù)C．握手（應(yīng)答）信號(hào)D．中斷類型號(hào)解答：C。握手（應(yīng)答）信號(hào)在通信總線上傳輸。21．某計(jì)算機(jī)有五級(jí)中斷L4～L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0≤i≤4）表示對(duì)Li級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4→L0→L2→L1→L3，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是A．11110B．01101C．00011D．01010解答：D。高等級(jí)置0表示可被中斷，比該等級(jí)低的置1表示不可被中斷。22．某計(jì)算機(jī)處理器主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是A．0.02%B．0.05%C．0.20%D．0.50%解答：C。每秒200次查詢，每次500個(gè)周期，則每秒最少200×500﹦100000個(gè)周期，100000÷50M=0.20%。43．（11分）假定在一個(gè)8位字長(zhǎng)的計(jì)算機(jī)中運(yùn)行如下類C程序段：unsignedintx=134;unsignedinty=246;intm=x;intn=y;unsignedintz1=x-y;unsignedintz2=x+y;intk1=m-n;intk2=m+n;若編譯器編譯時(shí)將8個(gè)8位寄存器R1～R8分別分配給變量x、y、m、n、z1、z2、k1和k2。請(qǐng)回答下列問(wèn)題。（提示：帶符號(hào)整數(shù)用補(bǔ)碼表示）（1）執(zhí)行上述程序段后，寄存器R1、R5和R6的內(nèi)容分別是什么？（用十六進(jìn)制表示）（2）執(zhí)行上述程序段后，變量m和k1的值分別是多少？（用十進(jìn)制表示）（3）上述程序段涉及帶符號(hào)整數(shù)加/減、無(wú)符號(hào)整數(shù)加/減運(yùn)算，這四種運(yùn)算能否利用同一個(gè)加法器輔助電路實(shí)現(xiàn)？簡(jiǎn)述理由。（4）計(jì)算機(jī)內(nèi)部如何判斷帶符號(hào)整數(shù)加/減運(yùn)算的結(jié)果是否發(fā)生溢出？上述程序段中，哪些帶符號(hào)整數(shù)運(yùn)算語(yǔ)句的執(zhí)行結(jié)果會(huì)發(fā)生溢出？解答：（1）R1=134=86H,R5=90H,R6=7CH；134=10000110B=86H；x-y=10000110B-11110110B=10010000B=90H；x+y=10000110B+11110110B=01111100B（溢出）（2）m=-122,k1=-112m=10000110B，做高位為符號(hào)位，則m的原碼為11111010B=-122；n=11110110Bn的原碼為10001001=-10；k1=m-n=-112。（3）無(wú)符號(hào)數(shù)和有符號(hào)數(shù)都是以補(bǔ)碼的形式存儲(chǔ)，加減運(yùn)算沒(méi)有區(qū)別（不考慮溢出情況時(shí)），只是輸出的時(shí)候若是有符號(hào)數(shù)的最高位是符號(hào)位。減法運(yùn)算求[-x]補(bǔ)的時(shí)候，是連同符號(hào)位一起按位取反末位加1，但是如果有溢出情況，這兩者是有區(qū)別的，所以可以利用同一個(gè)加法器實(shí)現(xiàn)，但是溢出判斷電路不同。（4）判斷方法是如果最高位進(jìn)位和符號(hào)位的進(jìn)位不同，則為溢出；“intk2=m+n;”會(huì)溢出；三種方法可以判斷溢出，雙符號(hào)位、最高位進(jìn)位、符號(hào)相同操作數(shù)的運(yùn)算后與原操作數(shù)的符號(hào)不同則溢出。44．（12分）某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，虛擬（邏輯）地址空間大小為16MB，主存（物理）地址空間大小為1MB，頁(yè)面大小為4KB；Cache采用直接映射方式，共8行；主存與Cache之間交換的塊大小為32B。系統(tǒng)運(yùn)行到某一時(shí)刻時(shí)，頁(yè)表的部分內(nèi)容和Cache的部分內(nèi)容分別如題44-a圖、題44-b圖所示，圖中頁(yè)框號(hào)及標(biāo)記字段的內(nèi)容為十六進(jìn)制形式。請(qǐng)回答下列問(wèn)題。（1）虛擬地址共有幾位，哪幾位表示虛頁(yè)號(hào)？物理地址共有幾位，哪幾位表示頁(yè)框號(hào)（物理頁(yè)號(hào)）？（2）使用物理地址訪問(wèn)Cache時(shí)，物理地址應(yīng)劃分成哪幾個(gè)字段？要求說(shuō)明每個(gè)字段的位數(shù)及在物理地址中的位置。（3）虛擬地址001C60H所在的頁(yè)面是否在主存中？若在主存中，則該虛擬地址對(duì)應(yīng)的物理地址是什么？訪問(wèn)該地址時(shí)是否Cache命中？要求說(shuō)明理由。（4）假定為該機(jī)配置一個(gè)4路組相聯(lián)的TLB共可存放8個(gè)頁(yè)表項(xiàng)，若其當(dāng)前內(nèi)容（十六進(jìn)制）如題44-c圖所示，則此時(shí)虛擬地址024BACH所在的頁(yè)面是否存在主存中？要求說(shuō)明理由。題44-c圖TLB的部分內(nèi)容解答：（1）24位、前12位；20位、前8位。16M=224故虛擬地址24位，4K=212，故頁(yè)內(nèi)地址12位，所以虛頁(yè)號(hào)為前12位；1M=220故物理地址20位，20-12=8，故前8位為頁(yè)框號(hào)。（2）主存字塊標(biāo)記（12bit）、cache字塊標(biāo)記（3bit）、字塊內(nèi)地址（5bit）物理地址20位，其中，塊大小為32B=25B故塊內(nèi)地址5位；cache共8行，8=23，故字塊標(biāo)記為3位；20-5-2=12，故主存字塊標(biāo)記為12位。（3）在主存中，04C60H,不命中，沒(méi)有04C的標(biāo)記字段001C60H中虛頁(yè)號(hào)為001H=1，查頁(yè)表知其有效位為1，在內(nèi)存中；該物理地址對(duì)應(yīng)的也表項(xiàng)中，頁(yè)框號(hào)為04H故物理地址為04C60H；物理地址04C60H在直接映射方式下，對(duì)應(yīng)的行號(hào)為4，有效位為1但是標(biāo)記位為064H≠04CH故不命中。（4）在012的那個(gè)標(biāo)記是對(duì)的。思路：標(biāo)記11位組地址1位頁(yè)內(nèi)地址12位，前12位為000000100100，組地址位為0，第0組中存在標(biāo)記為012的頁(yè)，其頁(yè)框號(hào)為1F，故024BACH所在的頁(yè)面存在主存中。2012年計(jì)算機(jī)組成原理真題12．假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)間，其余為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是A.55秒B.60秒C.65秒D.70秒13．假定編譯器規(guī)定int和short類型長(zhǎng)度占32位和16位，執(zhí)行下列C語(yǔ)言語(yǔ)句unsignedshortx=65530;unsignedinty=x;得到y(tǒng)的機(jī)器數(shù)為A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFA14．float類型（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是A.2126103-2B.2127104-2C.2127103-2D.2128-210415．某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int和short型長(zhǎng)度分別為32位和16位，并且數(shù)據(jù)按邊界對(duì)齊存儲(chǔ)。某C語(yǔ)言程序段如下：struct{inta;charb;shortc;}record;record.a=273;若record變量的首地址為0Xc008，則低至0Xc008中內(nèi)容及record.c的地址分別為A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00D.0x11、0xC00E16．下列關(guān)于閃存（FlashMemory）的敘述中，錯(cuò)誤的是A.信息可讀可寫(xiě)，并且讀、寫(xiě)速度一樣快B.存儲(chǔ)元由MOS管組成，是一種半導(dǎo)體存儲(chǔ)器C.掉電后信息不丟失，是一種非易失性存儲(chǔ)器D.采用隨機(jī)訪問(wèn)方式，可替代計(jì)算機(jī)外部存儲(chǔ)器17．假設(shè)某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間交換的塊為1個(gè)字。。若Cache的內(nèi)容初始為空,采用2路組相聯(lián)映射方式和LRU替換算法。當(dāng)訪問(wèn)的主存地址依次為0,4,8,2,0,6,8,6,4,8時(shí)，命中Cache的次數(shù)是A.1B.2C.3D.418．某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個(gè)微命令，構(gòu)成5個(gè)互斥類，分別包含7、3、12、5和6個(gè)微命令，則操作控制字段至少有A.5位B.6位C.15位D.33位19．某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫(xiě)”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是A.20nsB.40nsC.50nsD.80ns20．下列關(guān)于USB總線特性的描述中，錯(cuò)誤的是A.可實(shí)現(xiàn)外設(shè)的即插即用和熱拔插B.可通過(guò)級(jí)聯(lián)方式連接多臺(tái)外設(shè)C.是一種通信總線，連接不同外設(shè)D.同時(shí)可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高21．下列選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔↖.I/O接口中的命令字II.I/O接口中的狀態(tài)字III.中斷類型號(hào)A.僅I、IIB.僅I、IIIC.僅II、IIID.I、II、III22．響應(yīng)外部中斷的過(guò)程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括I.關(guān)中斷II.保存通用寄存器的內(nèi)容III.形成中斷服務(wù)程序入口地址并送PCA.僅I、IIB.僅I、IIIC.僅II、III參考答案：12-15DBDD16-20ACCCDD.I、II、III21-22DB43.（11分）假設(shè)某計(jì)算機(jī)的CPU主頻為80MHz，CPI為4，并且平均每條指令訪存1.5次，主存與Cache之間交換的塊大小為16B，Cache的命中率為99%，存儲(chǔ)器總線寬度為32位。請(qǐng)回答下列問(wèn)題。（1）該計(jì)算機(jī)的MIPS數(shù)是多少？平均每秒Cache缺失的次數(shù)是多少？在不考慮DMA傳送的情況下。主存帶寬至少達(dá)到多少才能滿足CPU的訪存要求？（2）假定在Cache缺失的情況下訪問(wèn)主存時(shí)，存在0.0005%的缺頁(yè)率，則CPU平均每秒產(chǎn)生多少次缺頁(yè)異常？若頁(yè)面大小為4KB，每次缺頁(yè)都需要訪問(wèn)磁盤(pán)，訪問(wèn)磁盤(pán)時(shí)DMA傳送采用周期挪用方式，磁盤(pán)I/O接口的數(shù)據(jù)緩沖寄存器為32位，則磁盤(pán)I/O接口平均每秒發(fā)出的DMA請(qǐng)求次數(shù)至少是多少？（3）CPU和DMA控制器同時(shí)要求使用存儲(chǔ)器總線時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？（4）為了提高性能，主存采用4體低位交叉存儲(chǔ)器，工作時(shí)每1/4周期啟動(dòng)一個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體傳送周期為50ns，則主存能提供的最大帶寬是多少？【解析】（1）MIPS=CPU主頻×10-6/CPI=80M/4=20；平均每條指令訪存1.5次,Cache的命中率為99%，故每秒Cache缺失的次數(shù)=20M×1.5×1%=300000（次）；（2）在不使用DMA傳送的情況下，所有主存的存取操作都需要經(jīng)過(guò)CPU，所以主存帶寬至少應(yīng)為20M/s×1.5×4B=120MB/s。由于頁(yè)式虛擬存儲(chǔ)方式的頁(yè)表始終位于內(nèi)存，則產(chǎn)生缺頁(yè)異常的只能是指令的訪存。每秒產(chǎn)生缺頁(yè)中斷20M/s×1.5×0.0005%=150次。因此平均每秒發(fā)出的DMA請(qǐng)求次數(shù)至少是150×4KB/4B=150K次。（3）優(yōu)先響應(yīng)DMA請(qǐng)求。DMA通常連接高速I/O設(shè)備，若不及時(shí)處理可能丟失數(shù)據(jù)。（4）當(dāng)4體低位交叉存儲(chǔ)器穩(wěn)定運(yùn)行時(shí)，能提供的最大帶寬為4×4B/50ns=320MB/s。44.（12分）某16位計(jì)算機(jī)中，帶符號(hào)整數(shù)用補(bǔ)碼表示，數(shù)據(jù)Cache和指令Cache分離。題44表給出了指令系統(tǒng)中部分指令格式，其中Rs和Rd表示寄存器，mem表示存儲(chǔ)單元地址，（x）表示寄存器x或存儲(chǔ)單元x的內(nèi)容。題44表指令系統(tǒng)中部分指令格式名稱指令的匯編格式指令功能加法指令算術(shù)/邏輯左移算術(shù)右移取數(shù)指令存數(shù)指令A(yù)DDRs，RdSHLRd(Rs)+(Rd)->Rd2*(Rd)->Rd(Rd)/2->Rd(mem)->RdRs->(mem)SHRRdLOADRd，memSTORERs，mem該計(jì)算機(jī)采用5段流水方式執(zhí)行指令，各流水段分別是取指（IF）、譯碼/讀寄存器（ID）、執(zhí)行/計(jì)算有效地址（EX）、訪問(wèn)存儲(chǔ)器（M）和結(jié)果寫(xiě)回寄存器（WB），流水線采用“按序發(fā)射，按序完成”方式，沒(méi)有采用轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，并且同一寄存器的讀和寫(xiě)操作不能在同一個(gè)時(shí)鐘周期內(nèi)進(jìn)行。請(qǐng)回答下列問(wèn)題。（1）若int型變量x的值為-513，存放在寄存器R1中，則執(zhí)行“SHLR1”后，R1中的內(nèi)容是多少？（用十六進(jìn)制表示）（2）若在某個(gè)時(shí)間段中，有連續(xù)的4條指令進(jìn)入流水線，在其執(zhí)行過(guò)程中沒(méi)有發(fā)生任何阻塞，則執(zhí)行這4條指令所需的時(shí)鐘周期數(shù)為多少？（3）若高級(jí)語(yǔ)言程序中某賦值語(yǔ)句為x=a+b，x、a和b均為int型變量，它們的存儲(chǔ)單元地址分別表示為[x]、[a]和[b]。該語(yǔ)句對(duì)應(yīng)的指令序列及其在指令流中的執(zhí)行過(guò)程如題44圖所示。I1LOADR1，[a]I2LOADR2，[b]I1ADDR1，R2I2STORER2，[x]題44圖指令序列及其執(zhí)行過(guò)程示意圖（4）若高級(jí)語(yǔ)言程序中某賦值語(yǔ)句為x=x*2+a，x和a均為unsignedint類型變量，它們的存儲(chǔ)單元地址分別表示為[x]、[a]，則執(zhí)行這條語(yǔ)句至少需要多少個(gè)時(shí)鐘周期？要求模仿題44圖畫(huà)出這條語(yǔ)句對(duì)應(yīng)的指令序列及其在流水線中的執(zhí)行過(guò)程示意圖?！窘馕觥浚?）x的機(jī)器碼為[x]補(bǔ)=111111011111B，即指令執(zhí)行前（R1）=FDFFH，右移1位后位1111111011111111B，即指令執(zhí)行后（R1）=FEFFH。（2）至少需要4+（5-1）=8個(gè)時(shí)鐘周期數(shù)。（3）I3的ID段被阻塞的原因：因?yàn)镮3與I1和I2都存在數(shù)據(jù)相關(guān)，需等到I1和I2將結(jié)果寫(xiě)回寄存器后，I3才能讀寄存器內(nèi)容，所以I3的ID段被阻塞。I4的IF段被阻塞的原因：因?yàn)镮4的前一條指令I(lǐng)3在ID段被阻塞，所以I4的IF段被阻塞。（4）因2*x操作有左移和加法兩種實(shí)現(xiàn)方法，故x=x*2+a對(duì)應(yīng)的指令序列為2013年計(jì)算機(jī)組成原理真題12.某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所示指令類型所占比例50%20%10%20%CPIABCD2345該機(jī)的MIPS數(shù)是A.100B.200C.400D.60012.C解析：基準(zhǔn)程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=31200MHz，該機(jī)器的是MIPS為1200/3=400。，計(jì)算機(jī)的主頻為1.2GHa，為13.某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為C6400000H，則該數(shù)的值是A.-1.5×213B.-1.5×212C.-0.5x×213D.-0.5×21213.A解析：IEEE754單精度浮點(diǎn)數(shù)格式為C6400000H，二進(jìn)制格式為11000110010000000000000000000000，轉(zhuǎn)換為標(biāo)準(zhǔn)的格式為：因此，浮點(diǎn)數(shù)的值為-1.5×21314.某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為[x]補(bǔ)=11110100，[y]補(bǔ)=10110000。若整型變量z=2*x+y/2，則z的機(jī)器數(shù)為A.11000000B.00100100C.10101010D.溢出14.A解析：將x左移一位，y右移一位，兩個(gè)數(shù)的補(bǔ)碼相加的機(jī)器數(shù)為1100000015.用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)。則校驗(yàn)位數(shù)至少為A.2B.3C.4D.516.某計(jì)算機(jī)主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁(yè)式存儲(chǔ)管理，頁(yè)面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個(gè)頁(yè)表項(xiàng)，內(nèi)容如下表所示。有效位標(biāo)記頁(yè)框號(hào)0002H0035H0351H0153H…0101FF180H3FFF1H02FF3H03FFFH…………則對(duì)虛擬地址03FFF180H進(jìn)行虛實(shí)地址變換的結(jié)果是A.0153180HB.0035180HC.TLB缺失D.缺頁(yè)16.A解析：虛擬地址為03FFF180H，其中頁(yè)號(hào)為03FFFH，頁(yè)內(nèi)地址為180H，根據(jù)題目中給出的頁(yè)表項(xiàng)可知頁(yè)標(biāo)記為03FFFH所對(duì)應(yīng)的頁(yè)框號(hào)為0153H，頁(yè)框號(hào)與頁(yè)內(nèi)地址之和即為物理地址0153180H。17.假設(shè)變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問(wèn)到的操作數(shù)是A.1000HB.2000HC.3000HD.4000H17.D解析：根據(jù)變址尋址的主要方法，變址寄存器的內(nèi)容與形式地址的內(nèi)容相加之后，得到操作數(shù)的實(shí)際地址，根據(jù)實(shí)際地址訪問(wèn)內(nèi)存，獲取操作數(shù)4000H。18.某CPU主頻為1.03GHz，采用4級(jí)指令流水線，每個(gè)流水段的執(zhí)行需要1個(gè)時(shí)鐘周期。假定CPU執(zhí)行了100條指令，在其執(zhí)行過(guò)程中，沒(méi)有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為A.0.25×109條指令/秒C.1.0×109條指令/秒B.0.97×109條指令/秒D.1.03×109條指令/秒18.C解析：采用4級(jí)流水執(zhí)行100條指令，在執(zhí)行過(guò)程中共用4+(100-1)=103個(gè)時(shí)鐘周期。CPU的主頻是1.03GHz，也就是說(shuō)每秒鐘有1.03G個(gè)時(shí)鐘周期。流水線的吞吐率為1.03G*100/103=1.0*109條指令/秒。19.下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是A.PCIB.USBC.AGPD.PCI-Express19.B解析：設(shè)備和設(shè)備控制器之間的接口是USB接口，其余選項(xiàng)不符合，答案為B。20.下列選項(xiàng)中，用于提高RAID可靠性的措施有I.磁盤(pán)鏡像II.條帶化III.奇偶校驗(yàn)IV.增加Cache機(jī)制A.僅I、IIB.僅I、IIIC.僅I、III和IVD.僅II、III和IV20.B解析：能夠提高RAID可靠性的措施主要是對(duì)磁盤(pán)進(jìn)行鏡像處理和進(jìn)行奇偶校驗(yàn)。其余選項(xiàng)不符合條件。21.某磁盤(pán)的轉(zhuǎn)速為10000轉(zhuǎn)/分，平均尋道時(shí)間是6ms，磁盤(pán)傳輸速率是20MB/s，磁盤(pán)控制器延遲為0.2ms，讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為A.9msB.9.4msC.12msD.12.4ms21.B解析：磁盤(pán)轉(zhuǎn)速是10000轉(zhuǎn)/分鐘，平均轉(zhuǎn)一轉(zhuǎn)的時(shí)間是6ms，因此平均查詢扇區(qū)的時(shí)間是3ms，平均尋道時(shí)間是6ms，讀取4KB扇區(qū)信息的時(shí)間為0.2ms，信息延遲的時(shí)間為0.2ms，總時(shí)間為3+6+0.2+0.2=9.4ms。22.下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯(cuò)誤的是A.中斷I/O方式請(qǐng)求的是CPU處理時(shí)間，DMA方式請(qǐng)求的是總線使用權(quán)B.中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后C.中斷I/O方式下數(shù)據(jù)傳送通過(guò)軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備22.D解析：中斷處理方式：在I/O設(shè)備輸入每個(gè)數(shù)據(jù)的過(guò)程中，由于無(wú)需CPU干預(yù)，因而可使CPU與I/O設(shè)備并行工作。僅當(dāng)輸完一個(gè)數(shù)據(jù)時(shí)，才需CPU花費(fèi)極短的時(shí)間去做些中斷處理。因此中斷申請(qǐng)使用的是CPU處理時(shí)間，發(fā)生的時(shí)間是在一條指令執(zhí)行結(jié)束之后，數(shù)據(jù)是在軟件的控制下完成傳送。而DMA方式與之不同。DMA方式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊，即在CPU與I/O設(shè)備之間，每次傳送至少一個(gè)數(shù)據(jù)塊；DMA方式每次申請(qǐng)的是總線的使用權(quán)，所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的，或者相反；僅在傳送一個(gè)或多個(gè)數(shù)據(jù)塊的開(kāi)始和結(jié)束時(shí)，才需CPU干預(yù)，整塊數(shù)據(jù)的傳送是在控制器的控制下完成的。答案D的說(shuō)法不正確。43.（9分）某32位計(jì)算機(jī)，CPU主頻為800MHz，Cache命中時(shí)的CPI為4，Cache塊大小為32字節(jié)；主存采用8體交叉存儲(chǔ)方式，每個(gè)體的存儲(chǔ)字長(zhǎng)為32位、存儲(chǔ)周期為40ns；存儲(chǔ)器總線寬度為32位，總線時(shí)鐘頻率為200MHz，支持突發(fā)傳送總線事務(wù)。每次讀突發(fā)傳送總線事務(wù)的過(guò)程包括：送首地址和命令、存儲(chǔ)器準(zhǔn)備數(shù)據(jù)、傳送數(shù)據(jù)。每次突發(fā)傳送32字節(jié)，傳送地址或32位數(shù)據(jù)均需要一個(gè)總線時(shí)鐘周期。請(qǐng)回答下列問(wèn)題，要求給出理由或計(jì)算過(guò)程。（1）CPU和總線的時(shí)鐘周期各為多少？總線的帶寬（即最大數(shù)據(jù)傳輸率）為多少？（2）Cache缺失時(shí)，需要用幾個(gè)讀突發(fā)傳送總線事務(wù)來(lái)完成一個(gè)主存塊的讀取？（3）存儲(chǔ)器總線完成一次讀突發(fā)傳送總線事務(wù)所需的時(shí)間是多少？（4）若程序BP執(zhí)行過(guò)程中，共執(zhí)行了100條指令，平均每條指令需進(jìn)行1.2次訪存，Cache缺失率為5%，不考慮替換等開(kāi)銷，則BP的CPU執(zhí)行時(shí)間是多少？43.【參考答案】（1）CPU的時(shí)鐘周期為：1/800MHz=1.25ns?？偩€的時(shí)鐘周期為：1/200MHz=5ns?？偩€帶寬為：4B×200MHz=800MB/s或4B/5ns=800MB/s。（2）Cache塊大小是32B，因此Cache缺失時(shí)需要一個(gè)讀突發(fā)傳送總線事務(wù)讀取一個(gè)主存塊。（3）一次讀突發(fā)傳送總線事務(wù)包括一次地址傳送和32B數(shù)據(jù)傳送：用1個(gè)總線時(shí)鐘周期傳輸?shù)刂罚幻扛?0ns/8=5ns啟動(dòng)一個(gè)體工作（各進(jìn)行1次存?。?，第一個(gè)體讀數(shù)據(jù)花費(fèi)40ns，之后數(shù)據(jù)存取與數(shù)據(jù)傳輸重疊；用8個(gè)總線時(shí)鐘周期