數(shù)字邏輯狀態(tài)編碼市公開課一等獎(jiǎng)省賽課獲獎(jiǎng)?wù)n件

第4章同時(shí)時(shí)序邏輯電路4.1時(shí)序邏輯電路結(jié)構(gòu)模型與分類4.2觸發(fā)器4.3同時(shí)時(shí)序邏輯電路分析4.3.1同時(shí)時(shí)序邏輯電路分析方法4.3.2同時(shí)時(shí)序邏輯電路分析舉例1、2

4.3.2同時(shí)時(shí)序邏輯電路分析舉例3、44.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)4.4.1建立原始狀態(tài)圖和狀態(tài)表4.4.2狀態(tài)化簡(jiǎn)4.4.3狀態(tài)編碼4.4.4確定激勵(lì)函數(shù)和輸出函數(shù)4.4.5同時(shí)時(shí)序邏輯電路設(shè)計(jì)舉例4.5慣用中大規(guī)模時(shí)序邏輯功效電路數(shù)字邏輯狀態(tài)編碼第1頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

4.4.3狀態(tài)編碼對(duì)最小化狀態(tài)表中用字母或數(shù)字表示狀態(tài)指定一個(gè)二進(jìn)制代碼，稱狀態(tài)編碼或稱狀態(tài)分配。狀態(tài)編碼后最小化狀態(tài)表稱為二進(jìn)制狀態(tài)表。狀態(tài)編碼有2個(gè)內(nèi)容：1）確定狀態(tài)編碼長(zhǎng)度，即二進(jìn)制代碼位數(shù)，也就是觸發(fā)器個(gè)數(shù)。

狀態(tài)編碼長(zhǎng)度是由最小化狀態(tài)表中狀態(tài)個(gè)數(shù)確定。設(shè)最小化狀態(tài)表狀態(tài)數(shù)為N，狀態(tài)編碼長(zhǎng)度為m，狀態(tài)數(shù)N與狀態(tài)編碼長(zhǎng)度m關(guān)系為：2m-1＜N≤2m。比如，若某狀態(tài)表狀態(tài)數(shù)N=4，狀態(tài)編碼二進(jìn)制代碼位數(shù)應(yīng)為m=2。數(shù)字邏輯狀態(tài)編碼第2頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)2）最正確或者靠近最正確狀態(tài)分配方案，

這么：哪個(gè)狀態(tài)用哪種二進(jìn)制編碼，有各種狀態(tài)編碼方案供選擇。

A:000110….B:010001….C:101000….D:111111…狀態(tài)編碼長(zhǎng)度確定以后，然后給每個(gè)狀態(tài)一個(gè)二進(jìn)制數(shù)－狀態(tài)編碼。狀態(tài)編碼能夠有各種方式，比如：狀態(tài)編碼是：

對(duì)于一組狀態(tài)，尋找一個(gè)好，最正確，靠近最正確狀態(tài)編碼方案。

狀態(tài)編碼包括到：狀態(tài)編碼方案不一樣，所得到輸出函數(shù)和激勵(lì)函數(shù)表示式也不相同，從而使設(shè)計(jì)出來時(shí)序邏輯電路復(fù)雜程度也不相同。數(shù)字邏輯狀態(tài)編碼第3頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

當(dāng)狀態(tài)數(shù)目較少時(shí)，能夠研究各種可能狀態(tài)編碼方案，從中選出一個(gè)最正確方案。不過，當(dāng)狀態(tài)數(shù)目增大時(shí)，編碼方案數(shù)急劇增多，要在眾多狀態(tài)編碼方案中找出一個(gè)最正確編碼方案是困難。工程上采取方法是依據(jù)一定狀態(tài)分配（編碼）標(biāo)準(zhǔn)來取得最正確或者靠近最正確狀態(tài)編碼方案。

數(shù)字邏輯狀態(tài)編碼第4頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

狀態(tài)編碼是在一個(gè)稱為二進(jìn)制狀態(tài)分配表進(jìn)行。

二進(jìn)制狀態(tài)分配表與卡諾圖結(jié)構(gòu)相同，二進(jìn)制狀態(tài)分配表中使用變量是yr…y1y0。在二進(jìn)制狀態(tài)分配表中，有公共邊兩個(gè)小方塊稱為相鄰。數(shù)字邏輯狀態(tài)編碼第5頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

狀態(tài)編碼普通遵照以下基本標(biāo)準(zhǔn)：(1)狀態(tài)表中兩個(gè)現(xiàn)態(tài)，假如在相同外部輸入(X=0或X=1)條件下，這兩個(gè)現(xiàn)態(tài)次態(tài)相同，則盡可能給這兩個(gè)現(xiàn)態(tài)分配相鄰代碼。

比如：B、C現(xiàn)態(tài)，在X=0，次態(tài)為A。則B、C相鄰。簡(jiǎn)稱：“次態(tài)相同，現(xiàn)態(tài)相鄰”數(shù)字邏輯狀態(tài)編碼第6頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

狀態(tài)編碼普通遵照以下基本標(biāo)準(zhǔn)：(2)狀態(tài)表中一個(gè)現(xiàn)態(tài)，假如在不一樣外部輸入(X=0且X=1)條件下，這個(gè)現(xiàn)態(tài)兩個(gè)次態(tài)不相同，則盡可能給這兩個(gè)次態(tài)分配相鄰代碼。比如：A、C、D現(xiàn)態(tài)，在X=0且X=1時(shí)，次態(tài)不相同。則C、B－－A、D－－C、D相鄰。數(shù)字邏輯狀態(tài)編碼第7頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

狀態(tài)編碼普通遵照以下基本標(biāo)準(zhǔn)：(3)狀態(tài)表中兩個(gè)現(xiàn)態(tài)，假如在不一樣外部輸入(X=0且X=1)條件下，這個(gè)次態(tài)有相同外部輸出，則盡可能給兩個(gè)現(xiàn)態(tài)分配相鄰代碼。比如：A、D現(xiàn)態(tài)，在X=0且X=1時(shí)，輸出相同。則A、D相鄰。(4)狀態(tài)表中出現(xiàn)次數(shù)最多狀態(tài)在狀態(tài)編碼上為邏輯0。數(shù)字邏輯狀態(tài)編碼第8頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)例4-9對(duì)表4-278所表示狀態(tài)表進(jìn)行狀態(tài)編碼。圖4-403種狀態(tài)分配方案數(shù)字邏輯狀態(tài)編碼第9頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

將圖4-40b)分配方案：

A：00，B：01，C：11，D：10，

代入表4-27中，得到表4-28所表示二進(jìn)制狀態(tài)表。數(shù)字邏輯狀態(tài)編碼第10頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

4.4.4確定激勵(lì)函數(shù)和輸出函數(shù)同時(shí)時(shí)序邏輯電路經(jīng)過狀態(tài)編碼得到二進(jìn)制狀態(tài)表之后，選定觸發(fā)器觸發(fā)器，求激勵(lì)函數(shù)和輸出函數(shù)表示式。在：求激勵(lì)函數(shù)和輸出函數(shù)表示式之前，需要：

用到觸發(fā)器從現(xiàn)態(tài)yn轉(zhuǎn)移到次態(tài)yn+1時(shí)所需數(shù)據(jù)輸入，這就是觸發(fā)器激勵(lì)表。觸發(fā)器激勵(lì)表能夠從觸發(fā)器狀態(tài)表中推出。

在觸發(fā)器激勵(lì)表中，觸發(fā)器現(xiàn)態(tài)yn和次態(tài)yn+1是自變量，觸發(fā)器輸入作為因變量。

表4-2930～表4-323列出了R-S觸發(fā)器激勵(lì)表、J-K觸發(fā)器激勵(lì)表、D觸發(fā)器激勵(lì)表和T觸發(fā)器激勵(lì)表。數(shù)字邏輯狀態(tài)編碼第11頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)需要記住

！數(shù)字邏輯狀態(tài)編碼第12頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

例4-10選取D觸發(fā)器，求出表4-33所表示二進(jìn)制狀態(tài)表激勵(lì)函數(shù)表示式和輸出函數(shù)表示式。數(shù)字邏輯狀態(tài)編碼第13頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

例4-10選取D觸發(fā)器，求出表4-33所表示二進(jìn)制狀態(tài)表激勵(lì)函數(shù)表示式和輸出函數(shù)表示式。做激勵(lì)函數(shù)卡諾圖:觸發(fā)器D2激勵(lì)函數(shù)：D觸發(fā)器次態(tài)方程是yn+1=D數(shù)字邏輯狀態(tài)編碼第14頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

例4-10選取D觸發(fā)器，求出表4-33所表示二進(jìn)制狀態(tài)表激勵(lì)函數(shù)表示式和輸出函數(shù)表示式。做激勵(lì)函數(shù)卡諾圖:觸發(fā)器D1激勵(lì)函數(shù)：數(shù)字邏輯狀態(tài)編碼第15頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

例4-10選取D觸發(fā)器，求出表4-33所表示二進(jìn)制狀態(tài)表激勵(lì)函數(shù)表示式和輸出函數(shù)表示式。輸出函數(shù)表示式：輸出函數(shù)卡諾圖：數(shù)字邏輯狀態(tài)編碼第16頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

4.4.5同時(shí)時(shí)序邏輯電路設(shè)計(jì)舉例在計(jì)算機(jī)中同時(shí)時(shí)序邏輯電路應(yīng)用十分廣泛。為了熟悉同時(shí)時(shí)序邏輯電路設(shè)計(jì)方法，下面給出幾個(gè)設(shè)計(jì)實(shí)例。例4-11采取J-K觸發(fā)器設(shè)計(jì)一個(gè)序列檢測(cè)器，用來檢測(cè)外部輸入x串行二進(jìn)制序列。當(dāng)外部輸入中有“001”序列時(shí)，序列檢測(cè)器外部輸出Z=1，在其它情況下，外部輸出Z=0，如圖4-42所表示。數(shù)字邏輯狀態(tài)編碼第17頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì) 解：第1步，畫出原始狀態(tài)圖和狀態(tài)表。依據(jù)題意，設(shè)計(jì)序列檢測(cè)器有一個(gè)外部輸入x和一個(gè)外部輸出Z。輸出和輸入邏輯關(guān)系為：當(dāng)外部輸入x第一個(gè)為“0”時(shí)，外部輸出Z為“0”；當(dāng)外部輸入x第二個(gè)為“0”，輸出Z為0；當(dāng)外部輸入x第三個(gè)為“1”，外部輸出Z才為“1”。假定有一個(gè)外部輸入x序列以及外部輸出為輸入x：0001001110輸出Z：0001001000數(shù)字邏輯狀態(tài)編碼第18頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)第2步，狀態(tài)簡(jiǎn)化。

能夠找出最大等效類(A,D)，(B)，（C）。并以A代替最大等效類(A,D)，以B代替最大等效類(B)，以C代替最大等效類(C)。得到最小化狀態(tài)表如表4-35所表示。數(shù)字邏輯狀態(tài)編碼第19頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)第3步，狀態(tài)編碼。表4-36二進(jìn)制狀態(tài)表數(shù)字邏輯狀態(tài)編碼第20頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)第4步，列出激勵(lì)函數(shù)和輸出函數(shù)表示式。數(shù)字邏輯狀態(tài)編碼第21頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)第4步，列出激勵(lì)函數(shù)和輸出函數(shù)表示式。1）激勵(lì)函數(shù)和輸出函數(shù)真值表：2）激勵(lì)函數(shù)和輸出函數(shù)卡諾圖：數(shù)字邏輯狀態(tài)編碼第22頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì) 第4步，列出激勵(lì)函數(shù)和輸出函數(shù)表示式。輸出函數(shù)表示式：數(shù)字邏輯狀態(tài)編碼第23頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)數(shù)字邏輯狀態(tài)編碼第24頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

通常，在設(shè)計(jì)中，假如觸發(fā)器所能表示狀態(tài)數(shù)目大于電路所需工作狀態(tài)數(shù)，需要對(duì)設(shè)計(jì)同時(shí)時(shí)序邏輯電路實(shí)際狀態(tài)轉(zhuǎn)移進(jìn)行檢驗(yàn)，目標(biāo)在于檢驗(yàn)時(shí)序邏輯電路有沒有沒有效狀態(tài)，以及同時(shí)時(shí)序邏輯電路是否能夠在電路偶然進(jìn)入無效狀態(tài)以后，在外部輸入和時(shí)鐘信號(hào)作用下，用有限狀態(tài)轉(zhuǎn)移進(jìn)入到有效狀態(tài)。假如能夠用有限狀態(tài)轉(zhuǎn)移進(jìn)入到有效狀態(tài)，則設(shè)計(jì)同時(shí)時(shí)序邏輯電路稱為含有自恢復(fù)功效。設(shè)計(jì)同時(shí)時(shí)序邏輯電路假如不能夠用有限狀態(tài)轉(zhuǎn)移進(jìn)入到有效狀態(tài)，稱為掛起。另外，電路偶然進(jìn)入無效狀態(tài)，還要檢驗(yàn)是否產(chǎn)生錯(cuò)誤外部輸出信號(hào)。一旦發(fā)覺所設(shè)計(jì)電路存在掛起現(xiàn)象或者有錯(cuò)誤外部輸出，需對(duì)該電路進(jìn)行修改。

對(duì)所設(shè)計(jì)同時(shí)時(shí)序電路進(jìn)行檢驗(yàn)是對(duì)設(shè)計(jì)同時(shí)時(shí)序邏輯電路進(jìn)行分析，得到狀態(tài)圖，檢驗(yàn)有沒有沒有效狀態(tài)和產(chǎn)生錯(cuò)誤外部輸出信號(hào)。下面分析圖4-46同時(shí)時(shí)序邏輯電路。數(shù)字邏輯狀態(tài)編碼第25頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

圖4-47是分析圖4-46得到同時(shí)時(shí)序邏輯電路圖狀態(tài)圖。

首先檢驗(yàn)有沒有沒有效狀態(tài)。從圖4-47能夠看出，一旦電路進(jìn)入狀態(tài)“11”，不論輸入x是“1”還是“0”，在時(shí)鐘信號(hào)作用下，電路進(jìn)入有效狀態(tài)，不存在掛起現(xiàn)象。然后檢驗(yàn)有沒有產(chǎn)生錯(cuò)誤外部輸出信號(hào)。在圖4-47中若電路處于無效狀態(tài)“11”，當(dāng)輸入x為“1”時(shí)，產(chǎn)生一個(gè)錯(cuò)誤外部輸出“1”。為消除這個(gè)錯(cuò)誤輸出，需對(duì)輸出函數(shù)表示式作適當(dāng)修改。將圖4-45中輸出函數(shù)卡諾圖修改為圖4-48所表示輸出函數(shù)卡諾圖。修改后輸出函數(shù)表示式為數(shù)字邏輯狀態(tài)編碼第26頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)數(shù)字邏輯狀態(tài)編碼第27頁第4章同時(shí)時(shí)序邏輯電路

4.4同時(shí)時(shí)序邏輯電路設(shè)計(jì)

例4-12采取