微型計(jì)算機(jī)原理及其應(yīng)用：第五章半導(dǎo)體存儲(chǔ)器

第五章半導(dǎo)體存儲(chǔ)器本章學(xué)習(xí)目標(biāo)半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的主要指標(biāo)存儲(chǔ)芯片的介紹存儲(chǔ)系統(tǒng)的設(shè)計(jì)存儲(chǔ)器的連接與擴(kuò)充1、存儲(chǔ)器的分類存儲(chǔ)器是用來(lái)存儲(chǔ)微型計(jì)算機(jī)工作時(shí)使用的信息（程序和數(shù)據(jù)）的部件，正是因?yàn)橛辛舜鎯?chǔ)器，計(jì)算機(jī)才有信息記憶功能。越靠近CPU的存儲(chǔ)器速度越快而容量越小。CPUCache主存儲(chǔ)器輔助存儲(chǔ)器大容量存儲(chǔ)器外存儲(chǔ)器內(nèi)存儲(chǔ)器內(nèi)存與外存：外存能長(zhǎng)期保存信息。內(nèi)存指主板上的存儲(chǔ)部件，用來(lái)存放當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序，但僅用于暫時(shí)存放程序和數(shù)據(jù)，關(guān)閉電源或斷電，數(shù)據(jù)就會(huì)丟失。外存平均訪問(wèn)時(shí)間ms級(jí) 硬盤9~10ms

光盤80~120ms內(nèi)存平均訪問(wèn)時(shí)間ns級(jí)

SRAMCache1~5ns

EPROM存儲(chǔ)器100~400nsRAM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）紫外線可擦除ROM（EPROM）電可擦除ROM（E2PROM)快擦寫存儲(chǔ)器（FlashMemory）半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器因其存取速度快、集成度高、功耗小、價(jià)格低常用作內(nèi)存。隨機(jī)存取存儲(chǔ)器特點(diǎn)：存儲(chǔ)單元的內(nèi)容可讀出或?qū)懭?，但其保存的信息斷電后不再保存，即具有“易失性”。SRAM的基本存儲(chǔ)電路，在有電源條件下，存入的數(shù)據(jù)可一直保存。DRAM的基本存儲(chǔ)電路利用MOS管和電容存儲(chǔ)信息，電容泄漏須刷新。SRAM的特點(diǎn)：讀寫速度快，通常用來(lái)做Cache（高速緩沖存儲(chǔ)器）DRAM的特點(diǎn)：集成度高，功耗?。恍枰⑿码娐?，使用較麻煩；存取速度慢，主要用來(lái)做內(nèi)存。組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)只讀存儲(chǔ)器特點(diǎn)：在一般工作狀態(tài)下，ROM中的信息只能讀出，不能寫入。但其保存的信息斷電后仍然保存，即具有“非易失性”。常用于存放固定的程序和參數(shù)表，如微機(jī)開機(jī)的引導(dǎo)程序等。ROM的寫入有不同方式：

1）生產(chǎn)時(shí)確定其內(nèi)容——掩模ROM 2）由用戶編程確定，只能一次編程——PROM 3）由特定電路（寫入器）擦除及寫入——EPROM 4）電擦除及寫入——EEPROM，F(xiàn)lashMemory2、半導(dǎo)體存儲(chǔ)器的主要指標(biāo)存儲(chǔ)容量：一塊存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制位數(shù)。存儲(chǔ)器容量＝存儲(chǔ)單元數(shù)×每單元數(shù)據(jù)位數(shù)如：存儲(chǔ)芯片有2048個(gè)單元，每單元存放8位二進(jìn)制數(shù)，則容量為2048×8位，即2KB。[例]Intel2114芯片的容量為1K×4位，Intel6264芯片為8K×8位。存取速度：從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)需要的時(shí)間其他指標(biāo):集成度、功耗、可靠性、價(jià)格等。3、存儲(chǔ)芯片的介紹SRAM基本的存儲(chǔ)電路

一個(gè)基本存儲(chǔ)電路能存儲(chǔ)一位二進(jìn)制數(shù)，而一個(gè)八位的二進(jìn)制數(shù)則需八個(gè)基本存儲(chǔ)電路，稱為一個(gè)存儲(chǔ)單元。每個(gè)單元規(guī)定一個(gè)地址編號(hào)。存儲(chǔ)芯片內(nèi)部基本結(jié)構(gòu)

存儲(chǔ)體——多個(gè)基本存儲(chǔ)單元矩陣排列組成。外圍電路——接收來(lái)自CPU的地址信號(hào)和讀/寫信號(hào)，選中對(duì)應(yīng)單元，完成數(shù)據(jù)存取操作。[例]Intel6116芯片

引腳信號(hào)：地址信號(hào)A10～A0

數(shù)據(jù)線I/O7～I(xiàn)/O0

控制信號(hào)：片選信號(hào)CS寫選通信號(hào)WE

輸出允許信號(hào)OE工作方式：讀出邏輯：CS=0.OE=0,WE=1寫入邏輯：CS=0.OE=1,WE=0高阻：CS＝1典型的靜態(tài)RAM芯片：

6116（2K×8位）、6264（8K×8位）、62256（32K×8位）、628128（128K×8位）等。[例]6116芯片的容量為2K×8位：有214個(gè)基本存儲(chǔ)電路，有211個(gè)存儲(chǔ)單元，形成128×16個(gè)存儲(chǔ)陣列。需要11根地址線，7根用于行地址譯碼，4根用于列地址譯碼，可以選擇2048個(gè)存儲(chǔ)單元中的任意一個(gè)。每個(gè)存儲(chǔ)單元有8位，是通過(guò)數(shù)據(jù)線寫入或讀出的。4、存儲(chǔ)系統(tǒng)的設(shè)計(jì)1）存儲(chǔ)芯片的選片

根據(jù)存儲(chǔ)系統(tǒng)容量要求、應(yīng)用場(chǎng)合、速度要求、價(jià)格、體積、功耗等方面綜合考慮。芯片類型選擇：一般，小系統(tǒng)中多使用SRAM而DRAM的集成度較高多用于中、大系統(tǒng)中。掩模ROM、PROM成本低多用于較成熟程序，EEPROM、閃存則用于保存不常修改的數(shù)據(jù)。2）存儲(chǔ)器與CPU連接時(shí)，需注意的問(wèn)題：CPU總線的帶負(fù)載能力、CPU時(shí)序與存儲(chǔ)器存取速度之間的配合、存儲(chǔ)器組織的地址分配5、存儲(chǔ)器的連接與擴(kuò)充CPU與存儲(chǔ)器的連接，主要是CPU的系統(tǒng)總線與存儲(chǔ)器的連接方法，特別注意的是存儲(chǔ)器芯片地址分配和片選端的處理。存儲(chǔ)器與系統(tǒng)總線的連接：三總線結(jié)構(gòu)：地址總線、數(shù)據(jù)總線、控制總線1）地址總線：低位地址線：等于存儲(chǔ)芯片地址線數(shù)目高位地址線：用于選擇不同的存儲(chǔ)芯片2）數(shù)據(jù)總線：8086：16位，8088：8位3）控制總線：RD、WR、IO/M（M/IO）位數(shù)擴(kuò)充當(dāng)實(shí)際存儲(chǔ)芯片每個(gè)單元的位數(shù)和應(yīng)用系統(tǒng)需要內(nèi)存單元字長(zhǎng)不等時(shí)采用的方法。[例]用1K×4的RAM芯片擴(kuò)充形成1K×8的存儲(chǔ)系統(tǒng)：

所需芯片的片數(shù)：8/4=2片

存儲(chǔ)器容量擴(kuò)充方法位數(shù)擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECEA0~A12CS1CS20#WEOED0~D7A0~A12CS1CS21#WEOED0~D7A0~A12CS1CS2WEOED0~D7D8~D15單元數(shù)擴(kuò)充當(dāng)存儲(chǔ)芯片上每個(gè)存儲(chǔ)單元的字長(zhǎng)已滿足要求，但存儲(chǔ)單元的個(gè)數(shù)不夠，需要增加的是存儲(chǔ)單元的數(shù)量。[例]用2K×8的2716EPROM存儲(chǔ)器芯片組成8K×8的存儲(chǔ)器系統(tǒng)：

所需芯片的片數(shù)：8K/2K=4片單元數(shù)擴(kuò)充片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000用256×4位存儲(chǔ)芯片組成1K×8位RAMA0A7I/OCE11A02I/OA0A7I/OCE13A04I/OA0A7I/OCE15A06I/OA0A7I/OCE17A08I/OCE2CE2CE2CE2譯碼器A0A7A8A9D0D7……..…地址總線數(shù)據(jù)總線存儲(chǔ)器芯片片選端的處理全譯碼法：片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號(hào)。部分譯碼法：用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號(hào)。線選法：高位地址線不經(jīng)過(guò)譯碼，直接（或經(jīng)反相器）分別接各存儲(chǔ)器芯片的片選端來(lái)區(qū)別各芯片。全譯碼法全譯碼的優(yōu)點(diǎn)是每個(gè)芯片的地址范圍是唯一確定。缺點(diǎn)是譯碼電路比較復(fù)雜。部分譯碼

部分譯碼較全譯碼簡(jiǎn)單，但存在地址重疊區(qū)。線選法

軟件上必須保證這些片選線每次尋址時(shí)只能有一位有效，也會(huì)造成地址重疊。74LS138譯碼器[例]2764為8K8的EPROM芯片，如下圖，則存儲(chǔ)器芯片的地址范圍？舉例[例]在某型號(hào)CPU微機(jī)系統(tǒng)中，

用Intel6116芯片組成8KBRAM，假設(shè)CPU數(shù)據(jù)總線有8根，地址總線有16根，試問(wèn)：1、需要幾片6116？2、地址線和數(shù)據(jù)線各為多少根？3、每一片的地址范圍是多少？是否有重疊區(qū)？4、如何連線？（包括地址線、數(shù)據(jù)線和控制線）全譯碼法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A11～A15A0～A10IO/MWRD7～D05:32譯碼器CPU……3130106116②6116①6116③6116④23全譯碼法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0000 000000000000 0000 111111111110 0001 000000000000 0001 111111111110 0010 000000000000 0010 111111111110 0011 000000000000 0011 111111111116116①的地址范圍0000～07FFH；6116②的地址范圍0800～0FFFH6116③的地址范圍1000～17FFH；6116④的地址范圍1800～1FFFH①②③④部分譯碼法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A14～A15A0～A10IO/MWRD7～D02:4譯碼器CPU106116②6116①6116③6116④23部分譯碼法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0*** 000000000000 0*** 111111111110 1*** 000000000000 1*** 111111111111 0*** 000000000001 0*** 111111111111 1*** 0000000000011*** 11111111111如果*的地址線都設(shè)為“0”，則6116①的地址范圍0000～07FFH；6116②的地址范圍4000～47FFH6116③的地址范圍8000～87FFH；6116④的地址范圍C800～C7FFH每一個(gè)芯片有8個(gè)地址重疊區(qū)。①②③④線選法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A11A0～A10IO/MWRD7～D0CPU6116②6116①6116③6116④A12A13A14線選法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0* 1110 00000000000* 1110 11111111111*