實驗二基本組合邏輯電路_第1頁
實驗二基本組合邏輯電路_第2頁
實驗二基本組合邏輯電路_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

實驗二

基本組合邏電路一、驗目的掌握組合邏輯電路的設(shè)計和測試方法。掌握利用工進行數(shù)字電路設(shè)計的基本方法。學習數(shù)字電路實驗中故障查找和排除的方法。二、實原理組合邏輯電路是由門電路組合起來的電路實較復雜的邏輯功能本征是：輸出端的邏輯狀態(tài)僅取決于當時的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)。研究組合邏輯電路有兩類問題：①已知輯圖分析邏輯功能，步驟為：已邏輯圖→寫邏輯表達式→進行邏輯化簡或變換→列真值表→判斷邏輯功能。已邏輯圖→測試輸入、輸出邏輯關(guān)系→列真值表→判斷邏輯功能。②已邏輯要求、畫邏輯圖，其步驟為：已知邏輯要求→列真值表→寫邏輯表達式→進行函數(shù)化簡或變換→畫邏輯電路三、實內(nèi)容

邏輯電路的邏輯關(guān)系①用7400集成電路，按圖—1在驗上線和在計算機上仿真，將輸入、輸出的邏輯關(guān)系分別填入表2—中表—1邏電路的邏輯關(guān)系Y

ZA

B接線

仿真

接線

仿真

圖—1邏電路原理圖②寫上面電路的邏輯表達式。設(shè)計一個“一致電路/

要求：電路有三個輸入端，一個輸出端，當三個輸入變量A、B狀不一致時，輸出F為三變量狀態(tài)一時，輸出為設(shè)計一個一位二進制數(shù)全加器。電路有三個輸入端，分別為被加數(shù)A、加數(shù)、位高的進位C，有兩個輸出端，為、本位向高的進位為C1。設(shè)計一個四位二進制數(shù)為密碼的數(shù)字密碼鎖的控制，當開鎖控制為高電平時，如果、B1、、輸入的密碼與事先設(shè)置的密碼A0、C0、D0一時，開鎖燈亮；密碼錯誤時，警報燈亮。見圖2字鎖功能框圖，提示：異或門的非為同或門。圖數(shù)字密碼鎖控制以上三個電路用軟件仿真和在實驗箱上接線驗設(shè)計是否正確，實驗箱上接線時只可以使用已提供的集成塊。四、實儀器與器件．電子實驗箱．萬用表．四入與非門×1雙入與非門×1雙入與門×1四入或門×1四入異或門×1雙與或非門×1五、預要求．預習組合邏輯電路的分析和設(shè)計方法。．熟悉半加器、全加器的工作原理。/

．熟悉所提供的集成塊的邏輯功能。能靈活運用到“全加器路和“數(shù)密碼鎖”中。．熟悉件中數(shù)字電路的圖形符號和名稱。六、實報告要求寫出實驗目的、內(nèi)容、基本原理。寫出設(shè)計過程，包括：邏輯公式的列出、轉(zhuǎn)換（典型原理到實際原理圖的轉(zhuǎn)換過程據(jù)實際選擇的集成塊畫出原理圖，并在原理圖上標上接線時集成塊引腳號。實驗

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論