電力變壓器局部放電在線監(jiān)測設(shè)計

畢業(yè)計（文）題目：電力壓器局部放在線監(jiān)測設(shè)班級：姓名：指導(dǎo)教師：摘

要作為電網(wǎng)中的重要設(shè)備之一，電力變壓器的正常工作與否直接影響電網(wǎng)的安全穩(wěn)定運(yùn)行。變壓器的局部放電信號是判斷其工作狀態(tài)的重要參數(shù)。本論文首先闡述了變壓器局部放電在線監(jiān)測研究的目的和意義、國內(nèi)外研究動態(tài)和發(fā)展趨勢，然后進(jìn)行了深入地分析，并介紹了一種基DSP處理器的變壓器局部放電在線監(jiān)測系統(tǒng)，實現(xiàn)對變壓器絕緣狀態(tài)的監(jiān)測，最后對系統(tǒng)的硬件和軟件設(shè)計進(jìn)行了詳細(xì)的說明。本課題將數(shù)字信號處理技術(shù)應(yīng)用于高速數(shù)據(jù)采集系統(tǒng)，系統(tǒng)采公司的芯片作為核，通過對復(fù)雜可編程邏輯芯邏輯選擇來有效、有序地控制系統(tǒng)各個模塊運(yùn)行的工作狀態(tài)。系統(tǒng)采用高A/D轉(zhuǎn)換芯片進(jìn)行數(shù)據(jù)的采集。并將采集到的數(shù)據(jù)傳至串口通信部分。為了適應(yīng)系統(tǒng)的需要，本系統(tǒng)還外擴(kuò)RAMROM。對變壓器局部放電信號進(jìn)行采集、處理和分析，可以判定設(shè)備可靠性水平，為電力運(yùn)行部門掌握電力變壓器絕緣狀況等運(yùn)行狀態(tài)提供有力的依據(jù)。因此，實現(xiàn)變壓器局部放電的在線監(jiān)測對提高電力系統(tǒng)的可靠性和經(jīng)濟(jì)性具有很大的理論和實用價值。關(guān)鍵詞：電力變壓器，局部放電，在線監(jiān)測目

錄摘

要引言.................................................................................................................1.1研的的意1.2國外究態(tài)趨21.3本文主工電磁干抑方的2.1變器部電磁擾...........................................................52.2抑電干的5利用差動平衡路制磁6系統(tǒng)硬設(shè)3.1系硬總結(jié)設(shè)3.2系硬的部組及........................................................10字號理(DSP).......................................................系統(tǒng)核心芯片選...............................................................過零檢測電路12時電...........................................................................電源電....................................................................................14模數(shù)轉(zhuǎn)換電路15外部程序存儲電...............................................................外部數(shù)據(jù)存儲電...............................................................CPLD輯3.2.10平換路213.2.11口信口路.................................................................223.2.12位路計24系統(tǒng)軟設(shè)4.1CPLD模程設(shè)換序...............................................................................284.3程存設(shè).....................................................................................4.4數(shù)通設(shè).....................................................................................結(jié)論參文獻(xiàn)38致謝言研究目和義通常，人們認(rèn)為電力變壓器在經(jīng)受短時工頻耐壓和沖擊耐壓后，便可保證長期運(yùn)行。但在實際運(yùn)行中發(fā)現(xiàn)，變壓器在沒有遭受任何過電壓的情況下也會發(fā)生絕緣故障。究其原因，是變壓器在長期運(yùn)行過程中其內(nèi)部絕緣的薄弱部位在高場強(qiáng)作用下發(fā)生局部放電，從而導(dǎo)致絕緣性能下降。局部放電的能量很小，所以它的短時存在并不影響到變壓器的絕緣強(qiáng)度。但若變壓器絕緣在運(yùn)行電壓下不斷出現(xiàn)局部放電，這些微弱的放電將產(chǎn)生積累效應(yīng)，使絕緣的介電性能逐漸劣化并使局部缺陷擴(kuò)大，最后導(dǎo)致整個絕緣擊穿。因此，考核電力變壓器的局部放電性能就成為電氣設(shè)備制造及運(yùn)行部門的一項重要工作。目前電力企業(yè)測試變壓器的局部放電性能大多采用定期檢查的離線檢測方式，既需要對用戶進(jìn)行停電，這不但對社會的正常生產(chǎn)生活產(chǎn)生了影響，同時還增加設(shè)備維修費用并加速了設(shè)備的磨損。此外，由于預(yù)防性試驗周期的時間間隔較長，以及試驗條件與運(yùn)行狀態(tài)相差較大，因此就不易診斷出被測設(shè)備在運(yùn)行情況下的絕緣狀況，也難以發(fā)現(xiàn)在兩次預(yù)防性試驗時間間隔之間發(fā)展的缺陷，容易造成絕緣不良事故。在電力企業(yè)大力提倡“狀態(tài)檢修”的今天，越來越希望有一種可以隨時提供變壓器局部放電水平，以便檢修人員決定采取何種處理方法的技術(shù)，即局部放電在線監(jiān)測技術(shù)。隨著現(xiàn)代科學(xué)技術(shù)的快速發(fā)展，尤其是傳感器技術(shù)、數(shù)字信號處理技術(shù)、計算機(jī)技術(shù)的發(fā)展，使得工作人員有可能對電力變壓器實施局部放電在線監(jiān)測。在線監(jiān)測的主要特征是采用高靈敏度的傳感器采集能夠反映高壓電氣設(shè)備絕緣在運(yùn)行中劣化的信息，通過計算機(jī)處理信息，進(jìn)而獲得設(shè)備的絕緣狀況。局部放電在線監(jiān)測技術(shù)具有以下一些優(yōu)點：能夠及時發(fā)現(xiàn)變壓器的早期缺陷，避免突發(fā)性事故的發(fā)生；可以減少不必要的停電檢修，避免了電力變壓器由于頻繁檢修造成的損耗，并節(jié)省了維修費用；由于工作的環(huán)境不同，局部放電在線監(jiān)測提供了離線檢測時無法提供的信息，為我們從另一個角度研究電力變壓器的運(yùn)行狀況提供了依據(jù)。反映電力變壓器絕緣狀況的參數(shù)有局部放電量、介質(zhì)損耗、泄漏電流、絕緣電阻等。其中局部放電量參數(shù)較其它參數(shù)相比有更高的靈敏度，反映信息更全面、直接，因此成為變壓器在線監(jiān)測研究的重點。但同時，局部放電在線監(jiān)測也是電力變壓器絕緣在線監(jiān)測的難點。通常變壓器的局部放電信號都非常微弱，而變壓器又處于各種電磁干擾比較強(qiáng)烈的場所。因此如何獲得正確的局部放電信號就成為整個在線監(jiān)測系統(tǒng)研究的關(guān)鍵，也是影響在線監(jiān)測系統(tǒng)靈敏度的關(guān)鍵。國內(nèi)研動和勢電力變壓器局部放電在線監(jiān)測技術(shù)在國內(nèi)以及國外都有不同程度的研究。常見的局部放電在線監(jiān)測方法主要有：脈沖電流法DGA法、超聲波法法、光測法以及射頻檢測法等。目前，國外廣泛開展電力變壓器局部放電的在線測量，以便及時發(fā)現(xiàn)那些發(fā)展速度較快及嚴(yán)重危害絕緣的局部放電，以及潛在的絕緣局部缺陷。例如日本、加拿大等國對電氣設(shè)備局部放電在線監(jiān)測技術(shù)的研究較早，現(xiàn)已研制出在線監(jiān)測系統(tǒng)并已投入運(yùn)行。隨著電子技術(shù)的發(fā)展，計算機(jī)輔助測試系統(tǒng)在電氣設(shè)備局部放電中的應(yīng)用越來越廣泛。Krivda將計算機(jī)輔助測試系統(tǒng)與傳統(tǒng)的測試方法相結(jié)合，將測得的局放信號經(jīng)放大、濾波后進(jìn)行/Ｄ轉(zhuǎn)換，將模擬量轉(zhuǎn)換成數(shù)字量后送入計算機(jī)進(jìn)行數(shù)據(jù)處理和分析，作出各種譜圖和統(tǒng)計量，由此來分析電氣設(shè)備的局部放電情況。近幾年新出現(xiàn)的（超高頻檢測法）是通過檢測電氣設(shè)備局部放電脈沖放射的高頻信號獲得脈沖特征量，從而實現(xiàn)局部放電的檢測和定位。對于電氣設(shè)備而言，由于絕緣結(jié)構(gòu)的復(fù)雜性，電磁波在其中傳播時會出現(xiàn)多次折反射及衰減，同時電氣設(shè)備箱壁也會對電磁波的傳播帶來不利影響，這就大大增加檢測的難[。除此之外N.H.Ahmed等人提出利用帶有高頻前置放大器的光譜分析儀和高頻電流傳感器在頻率－范圍內(nèi)檢測電氣設(shè)備局部放2]

。它是將高頻電流傳感器接在套管上，從而進(jìn)行原、副繞組局部放電的檢測，同時還利用DGA技術(shù)進(jìn)行分解氣體分析來檢測變壓器的絕緣。X.Ma提出一種基于計算機(jī)的局部放電檢測系。它將傳統(tǒng)的局部放電檢測電路與寬頻帶示波器結(jié)合起來，并采用小波分析方法來處理局部放電數(shù)據(jù)J.H.Sun采用神經(jīng)網(wǎng)絡(luò)方法根據(jù)變壓器油所分解的氣體成分來檢測變壓器局部放。也有人專門提出利用干擾和局放信號相位分布不同的特點進(jìn)行干擾處理。這種方法首先記錄多個周期的信號，然后對每個周期同相位上的數(shù)據(jù)進(jìn)行平均，以此構(gòu)成模板同原始信號相而消除周期型的干擾信號。此種方法當(dāng)局放信號較少并且分布特點比較明確的時候去除干擾的效果較,當(dāng)局放信號多且強(qiáng)的時候效果不。另外Nagesh等人借鑒了生物信號處理的一些成[5]，其基本原理是從局放信號同周期型干擾信號具有不同的形狀出發(fā)，首先進(jìn)行數(shù)據(jù)分段，把脈沖從波形信號中分離出來，形成單個脈沖序列，利FFT算法在頻域?qū)Ω髅}沖進(jìn)行互相關(guān)計算，判斷其相似度并按照一定的標(biāo)準(zhǔn)進(jìn)行分組，根據(jù)這些組脈沖求取類信號模板，然后對每一類的信號在時域進(jìn)行合成。分析發(fā)現(xiàn)，局放信號的相位較分散，而干擾的則非常集中。利用這一特點剔除周期型脈沖干擾信號，把剩余的信號重構(gòu)，可得到去除周期型脈沖干擾后的信號。由于我國此技術(shù)發(fā)展緩慢變壓器狀態(tài)檢修工作長期以來一直執(zhí)行的性維修制度。這種制度在當(dāng)時及以后的幾十年對我國電力設(shè)備的維修管理起到了積極作用。但這種預(yù)防性試驗方法不能監(jiān)測變壓器的實際運(yùn)行情況，也不可能準(zhǔn)確反映變壓器的絕緣狀況及發(fā)展趨勢。所以傳統(tǒng)的預(yù)防性試驗已不能滿足實際需要，而實時、有效的絕緣在監(jiān)測技術(shù)得到了廣泛研究和應(yīng)用。我國雖然這方面的研究較國外比有些晚，但在國外研究的基礎(chǔ)上也有了一定程度的發(fā)展。如清華大學(xué)研制變壓器局部放電在線監(jiān)測系統(tǒng)，采用寬帶多通道、大容量、高采樣率數(shù)據(jù)采樣；運(yùn)用多種數(shù)字信號處理方法抑制干擾；利用套管末屏注入法解決了視在放電量的現(xiàn)場在線標(biāo)定問題；采取電聲聯(lián)合監(jiān)測方式，以實現(xiàn)放電點定位。主控室的上位機(jī)與現(xiàn)場的數(shù)據(jù)采集裝置之間的通信由網(wǎng)絡(luò)傳輸系統(tǒng)實現(xiàn)，提高了信號傳輸?shù)乃俾屎涂煽啃?，從而提高了系統(tǒng)的抗干擾能力。西安交通大學(xué)研制的數(shù)字化局部放電在線監(jiān)測系統(tǒng)，依據(jù)IEC270推薦的脈沖電流測量法，借助特制傳感器、高速采集卡、上下位機(jī)、分析軟件等實現(xiàn)局部放電信號的采集和分析，并通過極性鑒別、相位鑒別、數(shù)字濾波等措施較好的抑制了現(xiàn)場干擾，并利用高速采樣、虛擬儀器、數(shù)據(jù)庫等數(shù)字信號處理方法實施在線監(jiān)。在局部放電在線監(jiān)測中，最關(guān)鍵的工作就是局部放電脈沖波形的正確提取。局部放電脈沖識別率的高低直接關(guān)系到變壓器在線監(jiān)測的效。雖然有關(guān)脈沖波形的提取以及各種電磁干擾抑制方面的研究成果已經(jīng)有很多，但還存在許多不理想之處，如干擾抑制效果不明顯或算法繁瑣等，需要做進(jìn)一步的改進(jìn)。因此本文將電磁干擾的抑制作為研究的重點，采用脈沖電流法設(shè)計變壓器局部放電在線監(jiān)測系統(tǒng)，該方法通過檢測阻抗、接地線以及繞組中由于局放引起的脈沖電流，獲得視在放電量。在系統(tǒng)中采用羅可夫斯基線圈作為傳感器來對信號進(jìn)行采集，利用差動平衡電路及調(diào)幅、調(diào)相電路來抑制干擾，從而實現(xiàn)對變壓器絕緣狀態(tài)的監(jiān)測，并能及時反映出變壓器的絕緣狀態(tài)及其發(fā)展趨勢。本文的研究將為變壓器在線監(jiān)測提供相關(guān)的技術(shù)依據(jù)和理論基礎(chǔ)。本論的要作（1在分析電力變壓器電磁干擾信號組成的基礎(chǔ)上，針對目前抑制電磁干擾的方法，采用差動平衡電路來抑制脈沖型干擾。局部放電在線監(jiān)測系統(tǒng)的硬件設(shè)計。公司TMS320VC5402型DSP芯片作為核心控制器，對系統(tǒng)的各個模塊進(jìn)行設(shè)計，并對采集到的信號進(jìn)行處理。系統(tǒng)的軟件設(shè)計。CPLD進(jìn)行編程，控制系統(tǒng)各個模塊運(yùn)行的工作狀態(tài)；采用匯編語言對數(shù)據(jù)采集程序和通信模塊進(jìn)行編程。2電磁干擾抑方法的研究變壓局放電干分一般高壓設(shè)備在發(fā)生絕緣故障前，總會表現(xiàn)出一定的局部放電特性，通過對這些局部放電特性進(jìn)行采樣分析，可以有效地了解設(shè)備的非正常運(yùn)行狀態(tài)。但是，變壓器在運(yùn)行過程中，因現(xiàn)場環(huán)境等因素的影響會受到各種干擾，影響局部放電的變壓器運(yùn)行時電磁干擾的主要來源有：大量的無線電通訊干擾、電力系統(tǒng)載波干擾；來自輸電線或鄰近設(shè)備的放電干擾，主要是電暈放電的干擾；電網(wǎng)中的開關(guān)、晶閘管整流設(shè)備在閉合和開斷時產(chǎn)生的脈沖干擾；儀器的本機(jī)噪聲和其它的隨機(jī)性干擾。變壓器局部放電電磁干擾可分為多種多樣：按頻帶，它可分為窄帶干擾和寬帶干擾。按其時域波形特征，它可分為連續(xù)的周期型干擾、脈沖型干擾和白噪聲。周期性干擾包括系統(tǒng)高次諧波、載波通訊以及無線電通訊干擾對于系統(tǒng)高次諧波，載波通訊引起的干擾，其頻率主要集中30500kHz范圍內(nèi)，是一種強(qiáng)大且十分重要的干擾源。對于無線電廣播干擾，其頻率主要500kHz以上，干擾頻段隨地點不同而不同。周期性干擾的波形通常是高頻正弦波，有固定的諧振頻率和頻帶寬度。脈沖型干擾分為周期脈沖型干擾和隨機(jī)脈沖型干。周期脈沖型干擾主要由電力電子器件動作產(chǎn)生的高頻涌流引起。隨機(jī)脈沖型干擾包括高壓線路上的電暈放電、其他電氣設(shè)備產(chǎn)生的局部放電、分接開關(guān)動作產(chǎn)生的放電、電機(jī)工作產(chǎn)生的電弧放電、接觸不良產(chǎn)生的懸浮電位放電等。脈沖型干擾在時域上是持續(xù)時間很短的脈沖信號，而在頻域上是包含多種頻率成分的寬帶信號，具有與局部放電信號相似的時域和頻域特征。白噪聲包括線圈熱噪聲、地網(wǎng)的噪聲和動力電源線以及繼電保護(hù)信號線路中耦合進(jìn)入的各種噪聲等。理論上，白噪干擾的功率頻譜為恒定常數(shù)，分布在整個頻段上。而在實際應(yīng)用中，若其頻譜在較寬頻段上為連續(xù)平緩的即可認(rèn)為是白噪聲。抑制磁擾方目前常用的電磁干擾的方法有小波變換法、差動平衡電路法等，根據(jù)不同的干擾采用不同的抑制方法。對于連續(xù)的周期性干擾和白噪聲，可以通過小波變換法加以抑制，小波分析去噪法的基本思想在于小波變換將大部分有用信號的信息壓縮而將噪聲的信息分散。小波變換具有良好的時－頻域特性，采用自相關(guān)函數(shù)小波變換對局部放電在線監(jiān)iiii測信號中的周期性干擾和白噪聲能得到有效抑制。而小波變換無法區(qū)別變壓器內(nèi)部放電與脈沖型干擾，因此對于脈沖型干擾則采用差動平衡法加以抑制。利用差平衡電路抑電磁干一般來講，脈沖型干擾信號是一種含有多種頻率成分的寬帶信號，具有與局部放電信號類似的頻譜特性，廣泛存在于電力設(shè)備中，是干擾的重要來源之

。對于脈沖型干擾，可以通過采用差動平衡電路的方法，根據(jù)干擾信號和內(nèi)部放電信號在電氣設(shè)備中所經(jīng)過的路徑不同的原理，來提取局部放電脈沖。差動平衡電路原理如圖2.1所示。具體是用兩個傳感器分別從變壓器高壓套管末端和末屏接地線耦合出放電信號，對這兩路進(jìn)行差動處理，從而起到了抑制共模干擾的效[11]

。圖中C為變壓器外部線路及設(shè)備的等值電容，C為變壓器繞組對地等值電x容C

為高壓套管的等值電容T為高壓套管最后一個傘裙到法蘭間的傳感器為12末屏接地線上的傳感器。當(dāng)外部干擾進(jìn)入變壓器高壓端時，傳感器檢測到的電流方向相同，因此兩個傳感器中所采到的信號方向相同。當(dāng)變壓器內(nèi)部發(fā)生局部放電時，其局部放電信號電流通過傳感器的方向相反，采到的信號是反向的。利用這個差異，可將傳感器提取的信號處理后進(jìn)行共模差動。這樣使得外部的干擾信號相互削弱，而內(nèi)部的局部放電信號被加強(qiáng)，由此起到了抑制共模干擾的作用，提高了檢測信號的信噪比。k

i1

ao

T1

k

i1

aoT1c

ccb

bo

T2

c

cbi

boT2cb圖2.1差動平衡原理圖差動放大電路如圖2.2示。在圖2.2的電路中，應(yīng)滿足

。此時，輸出電U?？梢钥闯?，只有與U大小接近時，差動輸出才能接近零。2圖2.2差動放大路由于信號到達(dá)兩個傳感器的路徑不同，必然導(dǎo)致傳感器采集到的信號之間存在差異，因此需要采用調(diào)相及調(diào)幅電路加以處理，以使差動放大的效果達(dá)到最佳。調(diào)相電路如圖2.32.4所示：圖2.3～-180°調(diào)電路圖2.4～180°調(diào)電路圖中，應(yīng)滿足RR。經(jīng)過調(diào)相范圍為0180°及0～的調(diào)相電路，可以有效13的彌補(bǔ)信號之間的相位差異。圖2.3電路中的計算公式如下：電壓轉(zhuǎn)移函數(shù)：

1j211j1

調(diào)相角度為：tan

(

CF

1

)

圖2.4電路中的計算公式如下：電壓轉(zhuǎn)移函數(shù)：

j2C11j2

調(diào)相角度為：tan

(

F1

)

此外,相電路還應(yīng)滿R13通過以上設(shè)計，兩種信號的相位基本可調(diào)一致。設(shè)計中所采用的調(diào)幅電路如2.5所示：圖2.5調(diào)幅電路調(diào)幅電路是建立在一個放大倍數(shù)可調(diào)的放大器基礎(chǔ)上的，放大倍數(shù)為：F

3系統(tǒng)硬設(shè)計系硬總結(jié)設(shè)局部放電在線監(jiān)測控制系統(tǒng)的硬件原理結(jié)構(gòu)框圖如所示。

圖3.1硬件原理構(gòu)圖

當(dāng)電網(wǎng)電壓由負(fù)向正過零時，過零檢測單元CPU發(fā)出中斷，開始通過模數(shù)轉(zhuǎn)換單元采集經(jīng)差動放大處理后的信號CPU將采集到的變壓器局部放電信號傳遞至串口通信部分。由于在一個工頻周期中采集到的數(shù)據(jù)比較多，因此需要擴(kuò)展外部存儲器。系硬的部組及能數(shù)字信處理技數(shù)字信號處理器是一種具有特殊結(jié)構(gòu)，特別適合于進(jìn)行數(shù)字信號處理運(yùn)算的可編程微處理器，可以用它來實時快速的實現(xiàn)各種數(shù)字信號處。它具有以下特點：（1多總線結(jié)構(gòu)DSP內(nèi)部采用哈佛體系結(jié)構(gòu)，片內(nèi)至少四套總線：程序的數(shù)據(jù)總線，程序的地址總線，數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。這種分離的程序和數(shù)據(jù)總線保證一個機(jī)器周期內(nèi)同時準(zhǔn)備好指令和操作數(shù)。（2多處理單元DSP內(nèi)部包含多個處理單元，如硬件乘法器、累加器(ACC)算術(shù)邏輯單元(ALU)、輔助算術(shù)單(ARAU)以及(直接數(shù)據(jù)傳控制器等。因此可以完成連續(xù)的運(yùn)算，這種結(jié)構(gòu)特別適合于濾波器設(shè)計。（3流水線結(jié)構(gòu)執(zhí)行一條指令，需通過取指令、解碼、取操作數(shù)和執(zhí)行等幾個階段的流水線結(jié)構(gòu)指它的這幾個階段在程序執(zhí)行過程中是重疊的。這對提運(yùn)算速度具有重要意義。（4硬件乘法器硬件乘法器的功能是在單周期內(nèi)完成一次乘法運(yùn)算，DSP實現(xiàn)快速運(yùn)算的重要保障。此外DSP還有靈活的編程方法和完善口等優(yōu)點。自從AMI公司1978年生產(chǎn)出第一片DSP芯片以來，隨著集成電路技術(shù)不斷進(jìn)步，DSP已經(jīng)取得了很大的發(fā)展。各大場商不斷更新?lián)Q代自己的產(chǎn)品，如

Motorola的MC96000列的DSP16000列AD的ADSP2600系列等。其中TI公司的系列產(chǎn)品最為成功，市場占有率最高，覆蓋領(lǐng)域廣泛，。目前與以前相比，運(yùn)算速度及處理能力提高了幾十倍，片增加了一個數(shù)量級以上，有的芯片內(nèi)還進(jìn)一步集成FLASH只讀存儲器ROM），增強(qiáng)了通信等其他外圍功能。同時，現(xiàn)在的芯片的體積、功耗及成本卻越來越低，因D的應(yīng)用也就越來越廣泛。系統(tǒng)核芯片的選擇設(shè)計DSP應(yīng)用系統(tǒng)，選擇DSP芯片是非常重要的一個環(huán)節(jié)。只有選定片才能進(jìn)一步設(shè)計外圍電路及系統(tǒng)的其它電路?？偟膩碚f芯片的選擇應(yīng)根據(jù)實際的應(yīng)用系統(tǒng)需要而確定。不同D應(yīng)用系統(tǒng)由于應(yīng)用的場合、應(yīng)用目的等不盡相同，DSP芯片的選擇也是不同的。一般來說，選芯片時應(yīng)考慮到如下諸多因[14]

：（1芯片的運(yùn)算速度。運(yùn)算速度DSP芯片的一個最重要的性能指標(biāo)，也是選擇DSP片時所需要考慮的一個主要因素。（2芯片的價格。根據(jù)一個價格實際的應(yīng)用情況，確定一個價格適中片。（3芯片的硬件資源。芯片的運(yùn)算精度。芯片的開發(fā)工具。芯片的功耗。其它的因素，如芯片的封裝形式、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等。本設(shè)計由于局部放電脈沖持續(xù)的時間非常短，通常是納秒級，為了準(zhǔn)確的采集到脈沖信號，需要采用具有高處理速度DSP芯片TI公司幾乎每個系列產(chǎn)品都包括定芯片系列芯片比較適合應(yīng)用于控制場合TMS320C62XX系列TMS320C64XX系列芯片是TI公司的最新一代產(chǎn)品，芯片的超高性能決定了其價值不菲。而本系統(tǒng)所要完成的任務(wù)并不需要如此高配置的芯片。TI公司開發(fā)的新一代C5000系列DSP芯片和TMS320C55X都擁有較好的性價比，并且在管腳和編程語言上兼容性好。無論從硬件資源還是價格方面考慮都屬最優(yōu)選擇是為實現(xiàn)低功耗、高性能而專門設(shè)計的定點芯片，它的主要特點包括：1）運(yùn)算速度快；2）優(yōu)化的CPU結(jié)構(gòu)3）低功耗工作方式）智能外等。TI公司TMS320VC5402芯片16定點數(shù)字信號處理器，片內(nèi)具16K字16位，字16位，可擴(kuò)展程序空間1M字，而TMS320VC5402芯片的價格最低，單指令周期最高可10ns，運(yùn)算能力。軟件可編程鎖相環(huán)在C不工作時，可以降低時鐘頻率，從而可降低功耗，而正常工作時，又可很快提升時鐘頻率?；谝陨显?，本系統(tǒng)最終選芯片作。過零檢電路為了得到局部放電脈沖發(fā)生時的相位，需要采用過零檢測電路，當(dāng)電網(wǎng)電壓由負(fù)向正過零時開始采集信號。過零檢測電路使用四電壓比較。該電壓比較器特點為：失調(diào)電壓小；電源電壓范圍寬，單電源26V，雙電源電壓±1±18V；對比較信號源的內(nèi)阻限制較寬；共模范圍大；差動輸入電壓范圍大；（6輸出端電位可靈活方便的選用。過零檢測電路如圖3.2示。圖3.2過零檢測路LM339N類似于增益不可調(diào)的運(yùn)算放大器。每個比較器有兩個輸入端和一個輸出端。用作比較兩個電壓時，任意一個輸入端加一個固定電壓做參考電壓（也稱為門限電平，它可選擇LM339N輸入共模范圍的任何一點），另一端加一個待比較的信號電壓。當(dāng)同相端電壓高于反相端電壓時，輸出端輸出高電平；當(dāng)反相端電壓高于同相端電壓時，輸出端輸出低電平。根據(jù)此原理，當(dāng)電網(wǎng)電壓由負(fù)向正過零時，輸出端發(fā)出中斷請求。時鐘電路時鐘電路為DSP提供時鐘信號，使用具有內(nèi)部振蕩電路的晶體振蕩器來實現(xiàn)時鐘發(fā)生器。晶體振蕩器電路連接的和X2/CLKIN引腳。時鐘發(fā)生器電路如圖所示。由于TMS320VC5402部的鎖相PLL具有頻率放大和時鐘信號提純的作用，因此其外部頻率源的頻率可以低CPU機(jī)器周CLKOUT以降低高速開關(guān)時鐘引起的高頻噪聲。33

X1TMS320DSPY1X2圖3.3內(nèi)部振蕩路電源電TMS320VC5402片為節(jié)約系統(tǒng)功耗，采用低電壓設(shè)計，其I電源采用3.3V設(shè)計，核CPU專用電壓1.8V設(shè)計，因此需要單獨設(shè)計電源電路公司提供了有兩路輸出的電源芯片，如TPS73HD301、和TPS767D318其中TPS73HD301D

的輸出電壓為一3.3V、一路可調(diào)輸出9.75V）TPS73HD325的輸出電壓為一路3.3V、一路2.5V；TPS767D318的輸出電壓為一路3.3V、一路。TPS73HD301TPS73HD325每路電源的最大輸出電流為750mA；TPS767D318的最大輸出電流可達(dá)1A。本系統(tǒng)中采作為電源芯片，它能滿足TMS320VC5402少量低電壓工作器件的供電要求。電源電路如圖3.4示。

3

D2

1K1K

NCNCNC1FB/NC1IN1INNCNCNCNC2IN2INNCNC

415.8K

30.1K

B

圖3.4電源電路模數(shù)轉(zhuǎn)電路經(jīng)差動放大處理后的放電信號被送進(jìn)行轉(zhuǎn)換，然后由讀入輸出的數(shù)據(jù)進(jìn)行處理、分析。對A/D芯片的選擇，一般基于以下幾點來考慮：轉(zhuǎn)換器的精度。轉(zhuǎn)換時間。由DSP指令周期為納秒級，能夠進(jìn)行信號的實時處理，因此應(yīng)盡可能的選擇與之?dāng)?shù)據(jù)處理速度相匹配的外圍設(shè)備。同時，轉(zhuǎn)換時間也決定了它對信號的處理能力。轉(zhuǎn)換器的價格。由于考慮到裝置的應(yīng)用范圍，應(yīng)該選擇價格適中轉(zhuǎn)換芯片。除了上述因素外，還應(yīng)該考慮到芯片的功耗、封裝的形式、質(zhì)量標(biāo)準(zhǔn)、供應(yīng)情況以及生命周期等。本系統(tǒng)選用采樣率為的14位A/D轉(zhuǎn)換芯片AD9240。帶有高性能低噪聲的取樣保持放大器和可編程電壓基準(zhǔn)。的輸入有很高的靈活性，可為圖像、通信、醫(yī)療和數(shù)字采集系統(tǒng)提供便捷的接口。DSP與A/D間數(shù)據(jù)通信的方式有兩種。一種方式是用指令從A/D讀數(shù)，DSP必須定期地訪問A/D。若在A/D間加后，DSP不必每次A/D轉(zhuǎn)換后都要讀了。另一種方式是DSP以的方式從A/D取數(shù)并自動放在指定數(shù)據(jù)地址上，這樣可以全速高效進(jìn)行數(shù)據(jù)處理的其它操作，傳遞時，可以用轉(zhuǎn)換時鐘或轉(zhuǎn)換完成信號來產(chǎn)生，它將A/D轉(zhuǎn)換后的數(shù)據(jù)都寫入到片內(nèi)或片外存儲器，在DMA完成后會發(fā)出一個中斷，通知使用AD9240進(jìn)行數(shù)據(jù)采集的控制信號由產(chǎn)生，采樣時鐘經(jīng)過的CLKOUT端口分頻得到。當(dāng)采集卡進(jìn)行數(shù)據(jù)采集時，首先芯片選通要采集的模擬信號通路，將經(jīng)過處理的模擬信號送至AD9240的模擬輸入端口，數(shù)據(jù)鎖存則由完成。然后DSP芯片通過地址使能轉(zhuǎn)換芯片，控制轉(zhuǎn)換芯片進(jìn)行模數(shù)轉(zhuǎn)換，將模擬信號轉(zhuǎn)換為數(shù)據(jù)量，送至的數(shù)據(jù)總線，DSP做進(jìn)一步處理。模數(shù)轉(zhuǎn)換電路如圖所示。模數(shù)轉(zhuǎn)換電路利用

TMS320VC5402定時器輸出為提供采樣時鐘。數(shù)據(jù)線BIT1～與數(shù)據(jù)線相連，模擬信號由41腳VINA入。

DSPD[0,15]C2uFADCLKC4C5uR75C6FC8

DVSSBIT14AVSSBIT1BIT12AVDDBIT11DRVSSBIT10BIT9AVDDBIT8AVSSBIT7CLKBIT6BIT5BIT4DRVDDBIT3BIT2BIT1DVDDCMLNCCAPBVREF

R14R95C7F

0u

u

AD240AnaIn

C10

R8

50Ω

C12uF

C130uC11F圖3.5模數(shù)轉(zhuǎn)換路外部程存儲器電路在程序設(shè)計與調(diào)試階段，都是利用仿真器與機(jī)進(jìn)行聯(lián)機(jī)在線仿真，從機(jī)通過仿真器將程序代碼下載到DSP標(biāo)系統(tǒng)的程序存儲器中運(yùn)行和調(diào)試。為使DSP目標(biāo)系統(tǒng)成為一個獨立的運(yùn)行系統(tǒng)，就必須添加外部程序存儲器。SST39VF400A是SST公司生產(chǎn)的256K×16bit的CMOS多用途FLASH芯片。在電路啟動時，由TMS320VC5402內(nèi)部ROM中的引導(dǎo)程序?qū)⒋鎯υ贔LASH中的工作程序轉(zhuǎn)移到SRAM中，提高程序運(yùn)行效率，降低對外部ROM的速度要求。這樣，不僅可以提高系統(tǒng)硬件的成本，而且可以提高系統(tǒng)的整體抗干擾性。SST39VF400A采用2.7V～電源供應(yīng)的編程和擦除，芯片的數(shù)據(jù)傳輸格式為16bit，其讀寫速度最快可以達(dá)到，字編程時間為微秒，整個芯片可以在秒之內(nèi)實現(xiàn)完全擦除和編程操作。SST39VF400A還有一個片內(nèi)的硬件和軟件數(shù)據(jù)保護(hù)表以避免間的錯誤寫SST39VF400A有三個控制邏信號，分別為片選信號、輸出控制信號OE

以及寫控制信號

。在讀模式時，

和

為邏輯低，WE

為邏輯高。在編程/擦除模式時WE為邏輯低OE為輯高。SST39VF400A與TMS320VC5402口電路如圖3.6所示。A[0,19]

U2RAMCERAMRAMWE

A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17

25242322212019188765432148172692837

A0VSSA1NCA2NCA3NCA4DQ0A5DQ1A6DQ2A7DQ3A8DQ4A9DQ5A10DQ6A11DQ7A12DQ8A13DQ9A14DQ10A15DQ11A16DQ12A17DQ13CE15NCNCWENCVSS

27293133353840424430323436394143454746

D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15

D[0,15]+3.3V

圖3.6外部程序存儲器路SST39VF400A的地址總線和數(shù)據(jù)總線接至TMS320VC5402的外部總線；、、WE分別經(jīng)CPLD接至TMS320VC5402。的引腳用于啟動編程，當(dāng)R/W為高時，處于讀狀態(tài)，當(dāng)R/W為低時，F(xiàn)LASH處于可編程/擦除狀態(tài)。外部數(shù)存儲器電路TMS320VC5402芯片內(nèi)帶16K字節(jié)的RAM，其中部分用來運(yùn)行程序，另外一部分可以用來存儲臨時數(shù)據(jù)，而在一個工頻周期內(nèi)需要采集的放電數(shù)據(jù)較多，片內(nèi)的RAM存儲器不能滿足數(shù)據(jù)存儲容量的要求，因此

DSP系統(tǒng)需要擴(kuò)展一個外部存儲器。從接口方式考慮，外部存儲器有串口存儲器和并口存儲器二種。為了實現(xiàn)所采集3

信號的快速處理，要求DSP與外部存儲器之間能夠?qū)崿F(xiàn)高速傳輸數(shù)據(jù)，因此采用并口存儲器。存儲器的選擇通常從以下幾個方面來考慮：（1）存取時間存取時間是外部存儲器的一項十分重要的指標(biāo)。與內(nèi)部存儲器不同，外部存儲器通常無法實現(xiàn)與同步，因而需要通過硬件或軟件的方式使DSP插入等待周期。當(dāng)需要插入個或個以上的等待周期時，必須在軟件延時的基礎(chǔ)上插入硬件等待周期。（2）容量外部存儲器容量的大小應(yīng)該根據(jù)系統(tǒng)需要而定。選擇外部存儲器時，除了容量大小以外，還應(yīng)該注意數(shù)據(jù)總線的位數(shù)，選擇與芯片具有相同數(shù)據(jù)總線位數(shù)的外部存儲器。綜合以上二點，本文選擇為外部數(shù)據(jù)存儲器。

DSPA[0,19]

U4

+5VROMCE

A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0NCNCNCVSSVSS

VCCVCCI/O9I/O8I/O7I/O6I/O5I/O4I/O3I/O2I/O1BLEOE

D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15

ROMROMWE

DSPCY7C1021圖3.7外部數(shù)據(jù)存儲器路CY7C1021芯片是公司生產(chǎn)的位64K字節(jié)的靜態(tài)存儲器，采用CMOS工藝，存取時間為，容量為64K字16位，并且CY7C1021具有自動低功耗模式的功能，降低系統(tǒng)功耗，保證低散熱量，完全可以滿足裝置的需求。外部數(shù)據(jù)存儲器電路如圖3.7所示。CY7C1021芯片的地址總線和數(shù)據(jù)總線接至TMS320VC5402的外部總線、OEWE經(jīng)腳后接至TMS320VC5402。CPLD邏輯電為了保證系統(tǒng)運(yùn)行高效、有序，減少電路復(fù)雜性，芯片需要分別的對系統(tǒng)中的各部分進(jìn)行控制，這就要求使用DSP與一個可編程的邏輯器件組成譯碼模塊來實現(xiàn)。通過將的外設(shè)操作信號轉(zhuǎn)換為對具體芯片的控制信號。這樣在程序的效率以及整體電路工作的協(xié)調(diào)性上都有了很大的提高。復(fù)雜可編程邏輯器件(CPLD)是數(shù)字信號處理系統(tǒng)的主要外圍擴(kuò)展芯片之一。器件在很小的體積內(nèi)集成了大量的門電路，并且可以廣泛的應(yīng)用于I/O接口擴(kuò)展、擴(kuò)展、時序和組合邏輯的實現(xiàn)等。CPLD是在PAL、GAL等小規(guī)模邏輯器件的基礎(chǔ)上發(fā)展起來的規(guī)模更大，功能更強(qiáng)的可編程邏輯器件。它具有系統(tǒng)布線能力強(qiáng)、系統(tǒng)在線編程、高速信號傳遞、高可靠性、高抗干擾性和簡單易用等突出優(yōu)點，非常適合中小型的系統(tǒng)應(yīng)[15]。目前，器件的生產(chǎn)廠家主要由ALTERA、LATTICE、XILINX等，這些廠家提供了種類豐富的器件。本設(shè)計選用了公司的MAX7000系列芯片中的EPM7064AETC型芯片作為譯碼模塊芯片。該公系列是工業(yè)界中速度最快的高集成度可編程邏輯器件系列。

EPM7064AETC是一款高性能、供電電壓EEPROM形式的可編程邏輯芯片(PLDs)。它部集成了1250個可用門64個宏單元，4個邏輯排列塊，44TQFP的封裝提供了最多36個引腳。對于可編程宏寄存器可以獨立進(jìn)行清除，調(diào)整。芯片支持在線編程。本設(shè)計中器件的輸入端信號來自DSP的控制信號，輸出端實現(xiàn)外部數(shù)據(jù)存儲器、程序存儲器以及串行通信單元的片選及讀、寫操作。邏輯電路如圖3.8所示。V1CLKOUT3VOEW3VC4

374091729263275364162439388

INPUT/GCLK1INPUT/OE2/GCLK2VCCVCCVCCI/O/TCKI/O/TMSI/O/TDIGNDGNDGNDGNDINPUT/GCLRn

VCC

42336

ROMROMROMWEUARTUARTUARTRDA3A4A5A6PSDSR/W4AETC圖3.8CPLD邏輯路芯片有兩個全局時鐘信號GCLK1和GCLK2，當(dāng)這兩個時鐘信號邏輯電平處于同向或者互補(bǔ)狀態(tài)時，就會引發(fā)PLD芯片的邏輯選擇。在這里，TMS320VC5402的CLKOUT供芯片的時鐘輸入（本系統(tǒng)DSP芯片工作速率是1，因此CLKOUT引腳提供的頻率是

100MHz）CPLD芯片的兩個時鐘引腳接至

DSP的CLKOUT引腳，這樣就可以在時鐘電平翻轉(zhuǎn)時CPLD芯片在最短的時間內(nèi)運(yùn)作，效率達(dá)到最高芯片的使能引直接接地CPLD的每一個寄存器都可以單獨調(diào)節(jié)INPUT/GCLRn引腳低電平來實現(xiàn)。這一功能有時很有用處，但是如果誤操作就會造成系統(tǒng)運(yùn)行的混亂，因此，的邏輯關(guān)系已經(jīng)確定的情況下，本系統(tǒng)的硬件結(jié)構(gòu)將此管腳接為高電平。輸入端為的、PS、、R/W，以及地址線A3～A6（此處復(fù)用為I/O口），通過對各端口進(jìn)行邏輯編程控制各輸出端口。輸出信號分別用于控芯片的、、，外擴(kuò)RAM芯片的、CEWE，串口芯、OEWE，24ILtILt再加上AD芯的選通功能，這樣，僅用一芯片就可以控制本系統(tǒng)中的各部分模塊操作時序，使得它們在操作過程中不會出現(xiàn)沖突，以最高效率運(yùn)行。3.2.10電轉(zhuǎn)換電路DSP芯片的工作電壓3，因此，I電平也3.3V邏輯電平。在設(shè)計過程中，除DSP芯片外，必須設(shè)DSP芯片與其他外圍芯片的接口，如果外圍芯片的工作電壓是3，那么就可以直接連接。但是，由于此系統(tǒng)很多外圍芯片的工作電壓都是5V，這時在3.3V和芯片之間就存在一個混合邏輯設(shè)計的問題。3.1所示為各種電平的參考數(shù)據(jù)。表3.15VTTL、CMOS和3.3V輯電平邏輯電壓VOHVVIHVILVt

5VCMOS電/V4.40.53.555

5V電/V2.40.42.00.81.5

3.3V邏輯電/V2.40.42.00.81.5表中V為輸出高電平的最低值為輸出低電平的最高值為輸入高電平的OHIH最低值V為輸入低電平的最高值為0、電平的分界值。從表中可以看出，5VCMOS電壓電平轉(zhuǎn)換時就存在電平匹配問題。表3.2的操作方式OE低低高

DIR低高X

操作B→AA→B隔離由于設(shè)計中同時采用了3.3V和5V工作電壓的芯片，因此采用芯片SN74ALVC164245來實現(xiàn)～5V以及～的轉(zhuǎn)換。它是工作電壓～3.6V的雙向收發(fā)器，可以用個8位收發(fā)器個位收發(fā)器。對于數(shù)據(jù)是A到B或者從B到A的電平轉(zhuǎn)換方向取決于輸入引邏輯電平，OE效時A端和端總線隔離。表所示的是進(jìn)行電平轉(zhuǎn)換時OE能，對系統(tǒng)中的電平轉(zhuǎn)換芯片進(jìn)行設(shè)置。3.2.11串通信接口電

和設(shè)置的表格。根據(jù)表格中的功對于TMS320VC5402數(shù)字信號處理器而言，設(shè)計串行通信方法有三種：利用通用的引XF和成串口，由軟件設(shè)定波特率，這種方法通常不繁忙的情況下采用；利用多通道緩沖串M，由于是同步串行接口，而計算機(jī)S-232接口為通用異步接，必須加一專門的軟件來實現(xiàn)，編程非常復(fù)雜；通過異步通信芯片來實現(xiàn)高速串行通信，能夠滿足系統(tǒng)實時性比較高的要求。因此本文中采用通過異步通信芯片來實現(xiàn)高速串行通信。由于串行通信的數(shù)據(jù)量比較大，對傳輸速度要求較高，因此要求選擇的接口芯片支持較高的傳輸速度。本系統(tǒng)采用專門的異步通信芯來擴(kuò)TMS320VC5402的串口，使DSP器件實現(xiàn)穩(wěn)定、準(zhǔn)確的串行通信。該方案具有很強(qiáng)的靈活性和實用性，適用于很多需要進(jìn)行串口通信的場合。TL16C550是TI公司生產(chǎn)的性價比很高的異步通信芯片，可對從外圍器件接收的數(shù)據(jù)進(jìn)行串行至并行的轉(zhuǎn)換，對從接收的數(shù)據(jù)進(jìn)行并行至串行的轉(zhuǎn)換。其設(shè)計串口的方法是利用UART（通用異步收發(fā)器）來進(jìn)行串口通信只需通過提供的接口來編程，就可以實現(xiàn)串行通信。其特點如下：（1可編程波特率發(fā)生器，支持最16MHz振，通信速度最高可；（2發(fā)送器和接收器各有節(jié)FIFO緩沖器以減C中斷；可編程設(shè)置自動CTS自操作；有可編程的串行數(shù)據(jù)發(fā)送格式：數(shù)據(jù)位長度6、78；具有奇、偶校驗或無校驗?zāi)Ｊ剑和Ｖ刮婚L度1.5、2；支持5V和3.3V兩種電壓供電。由于RS-232電路電平與MOS電平不同。因此驅(qū)動器MOS電平連接時必須經(jīng)過電平轉(zhuǎn)換。這里，我們采MAXIM公司生產(chǎn)的來完成電平轉(zhuǎn)換這一功能，它包含兩路接收器和驅(qū)動器，內(nèi)部有一個電源電壓變換器可以將輸入的電源C21C2-R1OUTC21C2-R1OUT4電壓轉(zhuǎn)換RS-232出電平所需的電壓。該器件只4個小型外接電容，可在維持出電平的情況下確保運(yùn)行120kbs數(shù)據(jù)率，因此十分適合高速串行通信場合。串行通信接口電路如所示。J1U17

DSPD[0,15]DSPA[0,19]+5VR1710KR1810KUARTCSUARTUARTRD

A0A1A2

U16VCCSINR1XINDSRCTSRCLKOUT1BAUDOUTDTRA0RTSA1XOUTA2ADSCS0OUT2RD2CS1CS2WR1MRTXRDYRXRDYRD1VSS

+5VC20R1910kR201MR2210KR23R24R25

T1OUTT2OUTC1-R2INV-T1INT2INVCCR2OUTV++5VMAX232C24C25

DB9圖3.9串行通信口電路圖中TL16C550C的數(shù)據(jù)線～D7與TMS320VC5402數(shù)據(jù)線～D7相連；TMS320VC5402的地址線A0A2供DSP來選擇控制TL16C550內(nèi)部寄存器是TMS320VC5402外部I/O設(shè)備選擇線，它用來確C所訪問的外I/O空間WR2和RD2接地TL16C550的片選信號S0、CS2

，當(dāng)CS0為高電平為低電平時，芯片被選中

是通過I

來進(jìn)行控制的的讀信號、寫信號都可以對高電平有效還是低電平有效進(jìn)行選擇。讀信號為。

、，寫信號為WR1

、4TL16C550的串行輸入和串行輸出分別接MAX232的和T1IN，經(jīng)電平轉(zhuǎn)換后MAX232的T1OUT和R2IN連接機(jī)的串口。由于本設(shè)計中所用的MAX232可以直接接收3V～5.5V的電壓信號，所以可以直接接收5V供電的的信號。3.2.12復(fù)電路設(shè)計由于系統(tǒng)的時鐘頻率較高，在運(yùn)行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，當(dāng)系統(tǒng)受到干擾時，有時會出現(xiàn)程飛的情況，嚴(yán)重時系統(tǒng)可能會出現(xiàn)死機(jī)現(xiàn)象。為了克服這種狀況，需要采用看門狗電路使其復(fù)位。它除了具有上電復(fù)位功能外，還具有監(jiān)視系統(tǒng)運(yùn)行并在系統(tǒng)發(fā)生故障或死機(jī)時再次進(jìn)行復(fù)位的能力。其基本原理就是通過電路提供一個用于監(jiān)視系統(tǒng)運(yùn)行的監(jiān)視線，當(dāng)系統(tǒng)正常運(yùn)行時，應(yīng)在規(guī)定的時間內(nèi)給監(jiān)視線提供一個高低電平發(fā)生變化的信號，如果在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，看門狗就認(rèn)為系統(tǒng)運(yùn)行不正常并重新對系統(tǒng)進(jìn)行復(fù)位。本文看門狗芯片選用MAX706R?？撮T狗電路如圖所示是自動復(fù)位電路，它具以下幾個功能：上電、斷電復(fù)位；獨立的看門狗保護(hù)；電源電壓檢測告警和手動復(fù)位等，可提高系統(tǒng)的可靠性和準(zhǔn)確性。VCC

MRWDOVCCRESGNDPFO

8765

MAX706R圖3.10門狗電路當(dāng)程序正常運(yùn)行時CPU不斷向WDI引腳發(fā)出正脈沖，兩次脈沖時間間隔不大于1.6s，引腳永遠(yuǎn)為高電平。當(dāng)程時CPU可能按時發(fā)出正脈沖。當(dāng)兩次發(fā)出正脈沖間隔大于.6s，則DO入看門狗程序，使系統(tǒng)恢復(fù)正常。

引腳變?yōu)榈碗娖?，請求中斷響?yīng)中斷后，進(jìn)4系統(tǒng)軟設(shè)計系統(tǒng)的硬件設(shè)計之后，軟件設(shè)計就成為系統(tǒng)設(shè)計的關(guān)鍵，一個數(shù)字信號處理系統(tǒng)在很大程度上取決于軟件設(shè)計是否合理與可靠。為了充分發(fā)揮本系統(tǒng)的各項功能，合理的軟件設(shè)計起到至關(guān)重要的作用。由DSP微處理器的硬件性能已經(jīng)大大改善，完全能夠適應(yīng)復(fù)雜應(yīng)用系統(tǒng)的要求，所以設(shè)計工作的重點就落到軟件上，具體說來軟件的編程主要應(yīng)符合幾點基本要求：易理解、易維護(hù)型、實時性、可測視性、準(zhǔn)確性和可靠性。系統(tǒng)總的程序框圖如圖4.1所示。開始初始化AD采樣采集是否完成Y

N結(jié)束數(shù)據(jù)上傳

存入RAM數(shù)據(jù)處理圖4.1系統(tǒng)程序框圖程序首先進(jìn)行初始化，然后A/D完成對數(shù)據(jù)的自動采集，采集后的數(shù)據(jù)暫時存儲在RAM中，當(dāng)采集到一定數(shù)量的一組數(shù)據(jù)，芯片對數(shù)據(jù)根據(jù)需要進(jìn)行處理。經(jīng)過處理獲得數(shù)據(jù)芯片將按照一定的協(xié)議送至傳輸總線，以進(jìn)一步分析、處理數(shù)據(jù)。CPLD模程設(shè)在本系統(tǒng)中DSP芯片需要分別對AD芯片的選通TL16C550的選通和寄存器操作、RAMROM芯片的選通和操作進(jìn)行控制。為了有效的控制系統(tǒng)工作，避免造成時序混亂，在這里我們采用DSP與CPLD芯片組成譯碼模塊來控制系統(tǒng)的各部分器件邏輯程序如下：moduleww(IS,PS,DS,RW,A6,A5,A4,A3,RAMCE,RAMOE,RAMWE,ROMCE,ROMOE,ROMWE,UARTCE,UARTWR,UARTRD,ADCS);inputinputA6,A5,A4,A3;outputRAMCE,RAMOE,RAMWE;outputoutputUARTCE,UARTWR,UARTRD,ADCS;ROMCE=~(!PS&!A6&!A5&A4&!A3);ROMOE=~(!PS&RW&!A6&!A5&A4&!A3);ROMWE=~(!PS&!RW&!A6&!A5&A4&!A3);UARTCE=~(!IS&!A6&!A5&!A4&A3);UARTWR=~(!IS&RW&!A6&!A5&!A4&A3);AD換序計AD采樣流程圖如圖4.2所示。開始開中INT0等待中斷是否接收到中斷Y設(shè)置定時器中斷TINT0等待定時器中斷

NN

是否接收到中斷YAD采樣是否采樣完畢Y結(jié)束圖4.2AD采樣圖程

NAD采樣程序如下：.title"AD.asm".mmregs_c_int00.sect“.vectors”.set0B<<11.set0B<<100B<<61B<<5.set.set.set1B<<4INT0:nopnopTINT0:nopnop_c_int00:…………NOPNOPBtimer_init:PERIOD4SSBXINTMSTMK_TCR_STOP,TCRSTM#PERIOD,TIMSTM#PERIOD,PDRSTM#K_TCR,TCRSTM#0ffffh,IFRORM#0008h,IMRldSTMJSNOPNOPNOPBJSrevsubbcSSBXINTMuart_init:…………程存設(shè)SST39VF400A儲器內(nèi)部是以若干塊來組織的。在對它進(jìn)行編程之前，必須先進(jìn)行塊擦除，編程也是以塊為單位進(jìn)行的。編除初始化后，可以用讀操作檢查編除狀態(tài)，當(dāng)編擦除完成以后DSP發(fā)出一個讀命令，使ST39VF400A進(jìn)入正常的讀操作狀態(tài)。引導(dǎo)裝載程序時，本文采用直接從片外運(yùn)行自編程序的方法，BOOT程序直接寫SST39VF400A內(nèi)，起始地址0XFFFF，將的MP/MC跳線設(shè)定MP方式，上電DSP從片外0XFFFF開始運(yùn)行，執(zhí)行OOT程序。這里BOOT程序的功能是將主程序移至片內(nèi)，然后執(zhí)行片內(nèi)的主程序以提高運(yùn)行速度。為控制編程過程，以便知道編程或擦除是否結(jié)束，需要了解的各狀態(tài)位。本裝置采用SST39VF400A內(nèi)部提供的軟件檢查狀態(tài)位DQ6的變化情況來判斷編程擦除操作是否完成。SST39VF400A編程流程圖如4.3所示：開始單元中0AAH2AAAH單元中單元中WA元中寫用戶數(shù)據(jù)從WA元中讀入寫的數(shù)據(jù)從WA單元中再讀入寫的數(shù)據(jù)比較兩DQ6否跳變Y結(jié)束圖4.3程序存儲器編程程圖擦除和寫入的部分程序如下：int(){int*Temp;=int*)0x5555;

N*Temp=0x0AA;=int*)0x2AAA;*Temp=0x55;=int*)0x5555;*Temp=0x80;=int*)0x5555;*Temp=0x0AA;=int*)0x2AAA;*Temp=0x55;=int*)0x5555;*Temp=0x10;Delay_100_Milli_Seconds(1);}Program_One_Wordunsignedint*Dst){int*Temp;int*SourceBuf;int*DestBuf;int=Dst;=int*)0x5555;*Temp=0x0AA;=int*)0x2AAA;*Temp=0x55;=int*)0x5555;*Temp=0x0A0;*DestBufSrcWord;Check_Data_Polling(DestBuf,}Check_Data_Pollingint*Dst,TrueData){BYTELoop=TRUE;TimerOut=0;TrueData=while((TimeOut<0x07FFF)&&{CurrData*Dst;CurrDataCurrData&0x8080;if(TrueData==CurrData)Loop=FALSE;TimeOut++;}}數(shù)通設(shè)為了激活擴(kuò)展口的串行通信功能，需要通T