集成電路版圖設計(同名169)課件

第一章集成電路工藝基礎及版圖設計

1.1引言1.2集成電路制造工藝簡介1.3版圖設計技術1.4電參數設計規(guī)則

第一章集成電路工藝基礎及版圖設計1.1引言1

集成電路的制造需要非常復雜的技術，它主要由半導體物理與器件專業(yè)負責研究。VLSI設計者可以不去深入研究，但是有必要了解芯片設計中的工藝基礎知識，才能根據工藝技術的特點優(yōu)化電路設計方案。對于電路和系統(tǒng)設計者來說，更多關注的是工藝制造的能力，而不是工藝的具體實施過程。由于SOC的出現(xiàn)，給IC設計者提出了更高的要求，也面臨著新的挑戰(zhàn)：設計者不僅要懂系統(tǒng)、電路，也要懂工藝、制造。

2集成電路設計與制造的主要流程框架設計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試系統(tǒng)需求集成電路設計與制造的主要流程框架芯片檢測單晶、外延材料芯片制3集成電路的設計過程：

設計創(chuàng)意+仿真驗證集成電路芯片設計過程框架From吉利久教授是功能要求行為設計（VHDL）行為仿真綜合、優(yōu)化——網表時序仿真布局布線——版圖后仿真否是否否是Singoff—設計業(yè)—集成電路的設計過程：集成電路芯片設計過程框架From吉利久4—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復20-30次AA—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的5集成電路芯片的顯微照片集成電路芯片的顯微照片61、電阻率：從電阻率上分，固體分為三大類。在室溫下：金屬：ρ<0.001Ω·cm半導體：ρ=0.001Ω·cm~10E9Ω·cm絕緣體：ρ>10E9Ω·cm

制造集成電路所用的材料主要包括硅（Si）、鍺（Ge）等半導體，以及砷化鎵（GaAs）、鋁鎵砷（AlGaAs）、銦鎵砷（InGaAs）等半導體的化合物，其中以硅最為常用。1.1引言

1.IC制造基本原理

1、電阻率：1.1引言1.IC制造基本原理72．導電能力隨溫度上升而迅速增加一般金屬的導電能力隨溫度上升而下降，且變化不明顯。但硅的導電能力隨溫度上升而增加，且變化非常明顯。

金屬是由金屬原子組成的晶格和自由電子組成的，實際參與導電的是自由電子。晶格是一直振動的，和分子的熱運動相關。金屬之所以有電阻是由于晶格對自由電子的定向移動的阻礙。而且由于溫度越高，晶格震動越強烈，所以它的阻礙效應就越明顯，這是金屬電阻隨溫度升高而變大的原因。對于半導體，它不像金屬那樣有很多自由電子，它的電子基本都被束縛在原子核上。所以它需要一定的溫度或者光來激發(fā)，是它的電子獲得足夠的能量，擺脫原子核的束縛，從而成為能夠參與導電的粒子。所以溫度升高，能夠參與導電的粒子就越多，電阻就越小。

1.1引言

1.IC制造基本原理

2．導電能力隨溫度上升而迅速增加1.1引言1.I83．半導體的導電能力隨所含的微量雜質而發(fā)生顯著變化一般材料純度在99.9％已認為很高了，有0.1％的雜質不會影響物質的性質。而半導體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質通過摻雜質的多少來控制硅的導電能力。1.1引言

1.IC制造基本原理

3．半導體的導電能力隨所含的微量雜質而發(fā)生顯著變化1.196、P型和N型半導體兩種載流子：帶負電荷的電子和帶正電荷的空穴。純凈硅稱為本征半導體。本征半導體中載流子的濃度在室溫下：T＝300K當硅中摻入Ⅴ族元素P時，硅中多數載流子為電子，這種半導體稱為N型半導體。施主雜質當硅中摻入Ⅲ族元素B時，硅中多數載流子為空穴，這種半導體稱為P型半導體。受主雜質

1.1引言

1.IC制造基本原理

6、P型和N型半導體當硅中摻入Ⅲ族元素B時，硅中多數載流子為10

2.工藝類型簡介按所制造器件結構的不同，可把工藝分為雙極型和MOS型兩種基本類型。雙極工藝制造的器件，它的導電機理是將電子和空穴這兩種極性的載流子作為在有源區(qū)中運載電流的工具，這也是它被稱為雙極工藝的原因。MOS工藝又可分為單溝道MOS工藝和CMOS工藝。單溝道MOS工藝又可分為PMOS工藝和NMOS工藝。2.工藝類型簡介112.工藝類型簡介根據工序的不同,可以把工藝分成三類：前工序、后工序及輔助工序。1)前工序前工序包括從晶片開始加工到中間測試之前的所有工序。前工序結束時，半導體器件的核心部分——管芯就形成了。前工序中包括以下三類工藝：（1）薄膜制備工藝：包括氧化、外延、化學氣相淀積、蒸發(fā)、濺射等。（2）摻雜工藝：包括離子注入和擴散。（3）圖形加工技術：包括制版和光刻。2.工藝類型簡介122.工藝類型簡介2)后工序后工序包括從中間測試開始到器件完成的所有工序,有中間測試、劃片、貼片、焊接、封裝、成品測試等。3)輔助工序前、后工序的內容是IC工藝流程直接涉及到的工序，為保證整個工藝流程的進行，還需要一些輔助性的工序，這些工序有：（1）超凈環(huán)境的制備：IC，特別是VLSI的生產，需要超凈的環(huán)境。（2）高純水、氣的制備：IC生產中所用的水必須是去離子、去中性原子團和細菌，絕緣電阻率高達15MΩ·cm以上的電子級純水；所使用的各種氣體也必須是高純度的。

（3）材料準備：包括制備單晶、切片、磨片、拋光等工序，制成IC生產所需要的單晶圓片。

2.工藝類型簡介（1）超凈環(huán)境的制備：IC，特別是V13集成電路工藝分類：單片集成電路：硅平面工藝薄膜集成電路：薄膜技術厚膜集成電路：絲網印刷技術集成電路工藝分類：14單片集成電路工藝單片集成電路工藝利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發(fā)等一整套平面工藝技術，在一小塊硅單晶片上同時制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導體單片集成電路。單片集成電路工藝單片集成電路工藝利用研磨、拋光、氧化、擴散15集成電路是經過很多道工序制成的。其中最基礎的工藝有：生產所需類型襯底的硅圓片工藝；確定加工區(qū)域的光刻工藝；向芯片中增加材料的氧化、淀積、擴散和離子注入工藝；去除芯片上的材料的刻蝕工藝。集成電路的制造就是由這些基礎工藝的不同組合構成的。1.2集成電路制造工藝簡介

集成電路是經過很多道工序制成的。其中最基礎的工藝有：1.2161.2.1.硅圓片工藝晶片:只含有極少“缺陷”的單晶硅襯底圓片?！癈Z法”生長單晶硅目前晶體化的制程，大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。將一塊稱為籽晶的單晶硅浸入熔融硅中，然后在旋轉籽晶的同時緩慢地把其從熔融硅中拉起。結果，就形成圓柱形的大單晶棒。生長時，可在熔融硅中摻入雜質來獲得期望的電阻率。1.2.1.硅圓片工藝晶片:只含有極少“缺陷”的單晶硅襯17晶圓尺寸：４寸是１００ＭＭ８寸是標準的２００ＭＭ

１２寸是標準的３００ＭＭ晶圓尺寸：18200mm商用直拉單晶硅切割后、加工過電路的硅圓片200mm商用直拉單晶硅切割后、加工過電路的硅圓片19單晶硅棒(400mm)大單晶棒切成薄的圓片（wafer）在大多數CMOS工藝中，圓片的電阻率為0.05到0.1Ω?cm，厚度約為500到1000微米。chip單晶硅棒(400mm)大單晶棒切成薄的圓片（wafer20半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特征尺寸12英寸晶圓所容裸芯片數是8英寸晶圓的2．5倍，所以12英寸晶圓比8英寸晶圓節(jié)省30％成本，采用12英寸晶圓的每個芯片所耗能量、水量比8英寸少40％。2002年12英寸晶圓制造設備量產，2008年全球擁有85條12英寸晶圓生產線.半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特21半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特征尺寸同樣使用0.13微米的制程在300mm的晶圓可以制造大約427個處理器核心，300mm直徑的晶圓的面積是200mm直徑晶圓的2.25倍，出產的處理器個數卻是后者的2.385倍，并且300mm晶圓實際的成本并不會比200mm晶圓來得高多少，這種成倍的生產率提高顯然是所有芯片生產商所喜歡的。然而，硅晶圓在晶圓生產過程中，離晶圓中心越遠就越容易出現(xiàn)壞點。因此從硅晶圓中心向外擴展，壞點數呈上升趨勢，這樣我們就無法隨心所欲地增大晶圓尺寸。目前Intel的300mm尺寸硅晶圓廠可以做到0.065μm（65納米）的蝕刻尺寸。

半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特221.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜集成電路的基礎工藝技術是平面技術，首先將硅表面氧化，然后根據各元器件圖形在二氧化硅膜上開設窗口，通過該窗口進行定域操作。多次實施這種平面工藝，在硅片表面形成各種平面的元器件以及互連。這種技術之所以能實施的關鍵在于：能比較容易地獲得適應這些工藝的優(yōu)質的二氧化硅膜，即可以在硅表面生成非常均勻的氧化層而幾乎不在晶格中產生應力。

MOS是MetalOxideSemiconductorSilicon的縮寫。1.2.2氧化工藝（Oxidation）集成電231957年，人們在研究半導體材料的特性時發(fā)現(xiàn)二氧化硅層具有阻止雜質侵入的作用。這一發(fā)現(xiàn)直接導致了平面工藝技術的出現(xiàn)。1.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜1957年，人們在研究半導體材料的特性時發(fā)現(xiàn)241、SiO2薄膜在集成電路中的作用

在集成電路的制作過程中，要對硅反復進行氧化，制備SiO2薄膜。SiO2薄膜在集成電路的制作過程中，主要有下列作用：光刻掩蔽膜(選擇擴散的掩蔽層，離子注入的阻擋層)MOS管的絕緣柵材料（gateoxide)，高質量要求電路隔離介質或絕緣介質，包括多層金屬間的介質電容介質材料器件表面保護或鈍化膜隔離氧化膜Fieldoxide1、SiO2薄膜在集成電路中的作用隔離氧化膜25

2.熱氧化原理與方法

生長SiO2薄膜的方法有多種，如熱氧化、陽極氧化、化學氣相淀積等。其中以熱氧化和化學氣相淀積（CVD）最為常用。（1）熱氧化：熱氧化生成SiO2薄膜是將硅片放入高溫（1000～1200°C）的氧化爐內，然后通入氧氣，在氧化環(huán)境中使硅表面發(fā)生氧化,生成SiO2薄膜。

熱氧化示意圖2.熱氧化原理與方法熱氧化示意圖26根據氧化環(huán)境的不同，又可把熱氧化分為干氧法和濕氧法兩種。干氧法：如果氧化環(huán)境是純氧氣，這種生成SiO2薄膜的方法就稱為干氧法。機理：氧氣與硅表面的硅原子在高溫下以Si+O2=SiO2式反應，生成SiO2薄膜。優(yōu)點：SiO2薄膜結構致密,排列均勻,重復性好，不僅掩蔽能力強,鈍化效果好，而且在光刻時與光刻膠接觸良好，不宜浮膠。缺點：生長速度太慢。根據氧化環(huán)境的不同，又可把熱氧化分為干氧法和濕氧法兩種。優(yōu)點27濕氧法：如果讓氧氣先通過95°C的去離子水，攜帶一部分水汽進入氧化爐，則氧化環(huán)境就是氧氣加水汽，這種生成SiO2薄膜的方法就是濕氧法。機理:濕氧法由于氧化環(huán)境中有水汽存在，所以氧化過程不僅有氧氣對硅的氧化作用，還有水汽對硅的氧化作用，即Si+O2=SiO2

Si+2H2O=SiO2+2H2↑氧化環(huán)境中含有水汽，水汽和SiO2薄膜也能發(fā)生化學反應，生成硅烷醇（Si-OH），即SiO2+H2O→2（Si-OH）特點：速度快、質量差

濕氧法：如果讓氧氣先通過95°C的去離子水，攜帶一部分水28

2.熱氧化原理與方法

熱氧化示意圖2.熱氧化原理與方法熱氧化示意圖29（2）化學氣相淀積(ChemicalVaporDeposition)：指使一種或數種化學氣體以某種方式激活后在襯底表面發(fā)生化學反應，從而在襯底表面生成所需的固體薄膜。用化學氣相淀積法生成SiO2薄膜，主要是用硅烷（SiH4）與氧按SiH4+2O2→SiO2↓+2H2O反應，或用烷氧基硅烷分解生成SiO2薄膜。二氧化硅的化學汽相淀積：可以作為金屬化時的介質層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右（2）化學氣相淀積(ChemicalVaporDepos30淀積多晶硅一般采用化學汽相淀積（LPCVD）的方法。利用化學反應在硅片上生長多晶硅薄膜。適當控制壓力、溫度并引入反應的蒸汽，經過足夠長的時間，便可在硅表面淀積一層高純度的多晶硅。

采用在700°C的高溫下，使其分解：

利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術可以實現(xiàn)源漏區(qū)自對準離子注入，使MOS集成電路的集成度得到很大提高。淀積多晶硅一般采用化學汽相淀積（LPCVD）的方法。利用化學31單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片氮化硅的化學汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶32化學汽相淀積(CVD)CVD技術特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優(yōu)良、適用范圍廣、設備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等（化學氣相淀積的種類有常壓化學氣相淀積（APCVD）、低壓化學氣相淀積（LPCVD）、等離子體化學氣相淀積（PECVD）、光致化學氣相淀積（photoCVD）等幾種?；瘜W汽相淀積(CVD)CVD技術特點：（化學氣相淀積的種類有33APCVD反應器的結構示意圖APCVD反應器的結構示意圖34

LPCVD反應器的結構示意圖LPCVD反應器的結構示意圖35平行板型PECVD反應器的結構示意圖平行板型PECVD反應器的結構示意圖36物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的37蒸發(fā)原理圖蒸發(fā)原理圖38

鈍化工藝在集成電路制作好以后，為了防制外部雜質，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。鈍化工藝39

1.2.3摻雜工藝

集成電路生產過程中要對半導體基片的一定區(qū)域摻入一定濃度的雜質元素（五價磷或三價硼），形成不同類型的半導體層，來制作各種器件，這就是摻雜工藝。

摻雜工藝主要有兩種：擴散和離子注入。1.擴散工藝在熱運動的作用下，物質的微粒都有一種從濃度高的地方向濃度低的地方運動的趨勢，這就是擴散。1.2.3摻雜工藝40替位式擴散：雜質離子占據硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進行磷、硼、砷等在二氧化硅層中的擴散系數均遠小于在硅中的擴散系數，可以利用氧化層作為雜質擴散的掩蔽層間隙式擴散：雜質離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數要比替位式擴散大6～7個數量級替位式擴散：雜質離子占據硅原子的位：41雜質橫向擴散示意圖雜質橫向擴散示意圖42常用擴散方法

(1)液態(tài)源擴散：使保護氣體（如氮氣、氬氣）通過含有雜質元素的液態(tài)源，攜帶雜質蒸氣進入高溫擴散爐內的石英管中，雜質蒸氣經高溫熱分解并與硅片表面的硅原子反應，生成雜質原子，然后以雜質原子的形式向硅片內擴散。液態(tài)源擴散具有設備簡單、操作方便、重復性好等優(yōu)點，是生產中常采用的一種擴散方式。常用擴散方法43常用擴散方法(2)片狀源擴散：將含有雜質元素的固態(tài)擴散源作成片狀，并將它與硅片間隔放置在擴散爐內進行擴散。生產中摻硼擴散時常采用的氮化硼（NB）擴散就屬于片狀源擴散。氮化硼擴散示意圖常用擴散方法氮化硼擴散示意圖44

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的薄膜，然后在高溫下使這些雜質向硅片內擴散。磷、硼、砷等雜質都可通過這種方式擴散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。常用擴散方法

固態(tài)源擴散：如B2O3、P2O5、BN等(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的45

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的薄膜，然后在高溫下使這些雜質向硅片內擴散。磷、硼、砷等雜質都可通過這種方式擴散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。(4)涂層擴散：將雜質摻到化合物溶液中，并將這種含有雜質的化合物溶液涂布在硅片表面，在保護環(huán)境下進行高溫擴散。SiO2乳膠是一種常用于涂層擴散的化合物。常用擴散方法

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的46

2.離子注入技術

將雜質元素的原子離子化，使其成為帶電的雜質離子，然后用電場加速這些雜質離子,使其具有很高的能量（一般為幾萬到幾十萬電子伏特），并用這些雜質離子直接轟擊半導體基片。摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數目(劑量)決定。2.離子注入技術472.離子注入技術理論分析表明,硅片中注入的雜質離子的分布近似為對稱高斯分布，雜質濃度最大的地方離硅片表面有一定距離。Rp：平均深度p：穿透深度的標準差Nmax=0.4NT/pNT：單位面積注入的離子數，即離子注入劑量2.離子注入技術Rp：平均深度48離子注入的分布有以下特點：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關。并雜質濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。2．離子注入最大值Nmax與注入劑量NT有關。而E0與NT都是可以控制的參數。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。離子注入的分布有以下特點：493、摻雜的均勻性好4、溫度低：小于600℃5、可以注入各種各樣的元素6、可以對化合物半導體進行摻雜3、摻雜的均勻性好50退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣氛中進行的熱處理過程都可以稱為退火。激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產生自由載流子，起到雜質的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設備等)退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣51

1.2.4光刻工藝

IC由不同層次的材料組成的。每一層上的圖形各不相同。在每一層上形成不同圖形的過程叫光刻。版圖由代表不同類型“層”的多邊形組成。在IC工藝中制作每一層時，都需要用掩模版來確定在什么位置進行摻雜、腐蝕、氧化等。光刻是確定集成電路加工區(qū)域的一種手段，即在確定的面積上進行工藝加工。光刻的目的就是在二氧化硅或金屬薄膜上面刻蝕出與掩模版(Mask)上完全對應的幾何圖形，從而實現(xiàn)選擇性摻雜、腐蝕、氧化等目的。集成電路是由多個不同的層構成的(阱、擴散/注入區(qū)、多晶硅、金屬等)，每個層的加工過程(從下往上進行)，都是由一個完整的光刻工藝過程。1.2.4光刻工藝IC由不同層次的材料組成的。52

1.2.4光刻工藝光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導致其化學結構發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：曝光后可溶負膠：曝光后不可溶1.2.4光刻工藝光刻三要素：光刻膠、掩膜版和光刻機53集成電路版圖設計(同名169)課件54Si-襯底(a)硅襯底材料Si-襯底(c)光刻機曝光紫外光帶有圖形的光刻掩模版曝光的光刻膠(b)氧化生長SiO2和淀積光刻膠之后光刻膠SiO2Si-襯底

1.2.4光刻工藝

下面以采用負膠光刻SiO2薄膜為例對光刻過程作一個簡要介紹，光刻一般包括以下步驟。(1)涂膠(勻膠)：正膠和負膠。(2)前烘：烘干光刻膠。(3)對準與曝光：使光刻膠發(fā)生光化學反應。Si-襯底(a)硅襯底材料Si-襯底(c)光刻機曝光紫外55

1.2.4光刻工藝

下面以采用負膠光刻SiO2薄膜為例對光刻過程作一個簡要介紹，光刻一般包括以下步驟。(1)涂膠(勻膠)：正膠和負膠。(2)前烘：烘干光刻膠。(3)對準與曝光：使光刻膠發(fā)生光化學反應。(4)顯影:未受光照的膠被顯影液溶解掉（負膠），在表面形成膠的光刻窗口。(5)堅膜(后烘)：保證膠與SiO2層的粘附質量。(6)腐蝕：采用腐蝕液(濕法)或在等離子體中(干法)將無膠膜保護的SiO2層去除。(7)去膠。Si-襯底SiO2(f)去除光刻膠之后的結果Si-襯底SiO2(e)刻蝕SiO2之后烘烤后堅硬的光刻膠SiO2Si-襯底(d)顯影并刻蝕掉光刻膠,利用化學方法或者等離子刻蝕SiO22烘烤后堅硬的光刻膠化學或者等離子刻蝕1.2.4光刻工藝(1)涂膠(勻膠)：正膠和負56集成電路版圖設計(同名169)課件57集成電路的集成度主要由光刻工藝到底能形成多么精細的圖形(分辨率，清晰度)，以及與其它層的圖形有多高的位置吻合精度(套刻精度)來決定的。因此，為提高光刻工藝的精度，除利用性能優(yōu)良的光刻膠外，還需要有性能良好的曝光系統(tǒng)。紫外光為光源的曝光方式:接觸式曝光、接近式曝光、投影式曝光其它曝光方式:

X射線曝光、電子束曝光集成電路的集成度主要由光刻工藝到底能形成多么58常見的光刻曝光方法接觸式曝光：分辨率<0.5um;掩模版易損壞；容易累積缺陷；接近式曝光：硅片和掩模版之間的間隙在10~25um；對于可見光，分辨率約1um；對X-ray，分辨率可以很高；投影式曝光（目前最常用的）常見的光刻曝光方法接觸式曝光：59投影式曝光系統(tǒng)WaferStepper投影式曝光系統(tǒng)WaferStepper60用光刻方法制成的微圖形，只給出了電路的形貌，并不是真正的器件結構。因此需將光刻膠上的微圖形轉移到膠下面的各層材料上去，這個工藝叫做刻蝕。通常是用光刻工藝形成的光刻膠作掩模對下層材料進行腐蝕，去掉不要的部分，保留需要的部分?？涛g技術可分成兩大類：濕法腐蝕：進行腐蝕的化學物質是溶液；干法腐蝕(一般稱為刻蝕)：進行刻蝕的化學物質是氣體。1.2.5刻蝕工藝（Etching)

——去除無保護層的表面材料的工藝用光刻方法制成的微圖形，只給出了電路的形貌，并不是真正的器件61刻蝕工藝——濕法刻蝕濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕的方法，用在線條較大的IC(≥3mm)；優(yōu)點：選擇性好；重復性好；生產效率高；設備簡單；成本低；缺點：鉆蝕嚴重；對圖形的控制性差；廣泛應用在半導體工藝中：磨片、拋光、清洗、腐蝕；刻蝕工藝——濕法刻蝕濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學62刻蝕工藝——干法刻蝕干法刻蝕：主要指利用低壓放電產生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團等)與材料發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的。優(yōu)點：各項異性好，可以高保真的轉移光刻圖形；刻蝕工藝——干法刻蝕干法刻蝕：主要指利用低壓放電產生的等離子63集成電路制造主要工藝圖形轉換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻、X射線光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射集成電路制造主要工藝圖形轉換：641.3版圖設計技術

1.3.1硅柵MOS工藝簡介硅除了以單晶的形式存在外，還以多晶的形式存在，稱為多晶硅。多晶硅從小的局部區(qū)域去看，原子結構排列整齊;但從整體上看卻并不整齊。1.3版圖設計技術1.3.1硅柵MOS工藝簡介65硅柵工藝也叫自對準工藝，它有利于減小柵－源和柵－漏之間的覆蓋電容。有源區(qū)是制作MOS晶體管的區(qū)域。硅柵工藝是先做柵極再做源、漏區(qū)，這是硅柵工藝和鋁柵工藝的根本區(qū)別。由于先做好硅柵再做源漏區(qū)摻雜，柵極下方受多晶硅柵保護不會被摻雜，因此在硅柵兩側自然形成高摻雜的源、漏區(qū)，實現(xiàn)了源－柵－漏的自對準。集成電路版圖設計(同名169)課件66硅柵NMOS管剖面圖如圖是硅柵NMOS管的剖面結構，多晶硅柵極的下面是很薄的一層SiO2，稱為柵氧，兩邊較厚的SiO2層稱為場氧化層，主要起隔離作用。

硅柵NMOS管剖面圖如圖67NMOS管的簡化結構NMOS管的簡化結構68(a)場氧化、光刻有源區(qū)；下面就以硅柵NMOS為例，簡要介紹硅柵MOS管制造的基本工序。（１）對P型硅片進行氮化，生成較薄的一層Si3N4，然后進行光刻，刻出有源區(qū)后進行場氧化。Si3N4抗腐蝕能力強，高溫時抗氧化。能抵抗冷熱沖擊，在空氣中加熱到1000℃以上，急劇冷卻再急劇加熱，也不會碎裂。用來制造軸承、氣輪機葉片、機械密封環(huán)、永久性模具等機械構件。氮化硅作掩膜可在硅襯底上沒有掩膜的其他地方選擇生長氧化硅膜,這種氧化硅膜既能阻止各種形式的氧化且其本身又很難被氧化在微電子學中，場區(qū)是指一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)域，可以起到隔離晶體管的作用。

有源區(qū)和場區(qū)是互補的，晶體管做在有源區(qū)處，金屬和多晶硅連線多做在場區(qū)上。

CMOS工藝中的場區(qū)（即晶體管以外的區(qū)域）需要較厚的氧化層，目的是提高場開啟電壓，使其高于工作電壓，形成良好的隔離；同時減小金屬層或多晶硅與硅襯底之間的寄生電容。但僅靠增加場氧的厚度仍不能滿足對場開啟的要求（即滿足場在器件正常工作時不可能開啟的要求），還要對場區(qū)進行注入，增加場區(qū)的摻雜濃度，阻止溝道的生成，進一步提高開啟電壓。

(a)場氧化、光刻有源區(qū)；下面就69

N+注入（１）對P型硅片進行氮化，生成較薄的一層Si3N4，然后進行光刻，刻出有源區(qū)后進行場氧化。（2）進行氧化（柵氧化），在暴露的硅表面生成一層嚴格控制的薄SiO2層。（3）淀積多晶硅，刻蝕多晶硅以形成柵極及互連線圖形。（4）將磷或砷離子注入，多晶硅成為離子注入的掩膜（自對準），形成了MOS管的源區(qū)和漏區(qū)；同時多晶硅也被摻雜，減小了多晶硅的電阻率。

柵氧化；

淀積多晶硅、刻多晶硅（１）對P型硅片進行氮化，生成較薄70淀積SiO2,刻接觸孔（5）淀積SiO2，將整個結構用SiO2覆蓋起來，刻出與源區(qū)和漏區(qū)相連的接觸孔。（6）把鋁或其它金屬蒸上去，刻出電極及互連線。

蒸鋁、刻鋁電極和互連氧化硅層生長在沒有氧化硅阻擋層的區(qū)域上,由于氧化劑能夠通過襯底sio2層橫向擴散,將會史氧化反應從氮化硅薄摸的邊緣橫向擴散,在氮化硅的邊緣到其內部生成逐漸變薄的sio2層該部分的形狀和鳥的嘴部類似,通常叫鳥嘴.淀積SiO2,刻接觸孔（5）淀積SiO2，將整個結構用71

1.3.2P阱CMOS工藝簡介

P阱CMOS工藝通常是在中度摻雜的N型硅襯底上首先作出P阱，在P阱中做N管，在N型襯底上做P管，工藝過程的主要步驟如圖所示。反相器1.3.2P阱CMOS工藝簡介反相器72掩膜1：P阱光刻具體步驟如下：1．生長二氧化硅：掩膜1：P阱光刻732．P阱光刻：涂膠、掩膜對準、曝光、顯影、刻蝕3．去膠4．摻雜：摻入B元素2．P阱光刻：74掩膜2：光刻有源區(qū)掩膜2：光刻有源區(qū)75掩膜3：光刻多晶硅掩膜3：光刻多晶硅76掩膜4：P+區(qū)光刻1、P+區(qū)光刻2、離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對準工藝。3、去膠掩膜4：P+區(qū)光刻77掩膜5：N+區(qū)光刻1、N+區(qū)光刻2、離子注入P+3、去膠掩膜5：N+區(qū)光刻78掩膜6：光刻接觸孔掩膜6：光刻接觸孔79掩膜7：光刻鋁引線1、淀積鋁2、光刻鋁掩膜7：光刻鋁引線80簡化：右邊一列畫出的是左邊各主要步驟用到的掩膜版圖的俯視圖，左邊畫出的是各步驟器件的剖面圖，剖面圖的上面還畫出了掩膜版的側視圖，掩膜版?zhèn)纫晥D空心的地方表示對應于下面器件剖面圖該處是透光的（空的）。掩膜版1：用來規(guī)定P阱的形狀、大小及位置。掩膜版2：用于確定薄氧化層。

掩膜版3：用來刻蝕多晶硅，形成多晶硅柵極及多晶硅互連線。簡化：右邊一列畫出的是左邊各主要步驟用到的掩膜版圖的俯視圖，81掩膜版4：確定需要進行離子注入形成P+的區(qū)域。掩膜版5：用來確定需要進行摻雜的N+區(qū)域，它實際上是P+掩膜版的負版，即凡不是P+的區(qū)域都進行N+摻雜，包括NMOS管的柵區(qū)、源區(qū)和漏區(qū),摻雜之后在硅片表面覆蓋一層SiO2。掩膜版6：確定接觸孔，將這些位置處的SiO2刻蝕掉。掩膜版7：用于刻蝕金屬電極和金屬連線。

掩膜版4：確定需要進行離子注入形成P+的區(qū)域。82反向器版圖及結構剖面圖

反向器版圖及結構剖面圖83

1.3.3雙阱工藝及SOICOMS工藝簡介

雙阱工藝通常是在N+或P+襯底上外延生長一層厚度及摻雜濃度可精確控制的高純度硅層（外延層），在外延層中做雙阱（N阱和P阱），N阱中做P管，P阱中做N管。雙阱工藝的工藝流程除了阱的形成這一步要做雙阱以外，其余步驟與P阱工藝類似。1.3.3雙阱工藝及SOICOMS工藝簡介84工藝比較示意圖(a)P阱工藝；(b)N阱工藝；工藝比較示意圖85工藝比較示意圖(c)SOICMOS工藝絕緣體上硅（SOI）的基本思想是在絕緣襯底上的薄硅膜中做半導體器件。例如在藍寶石上外延硅（SOS），在薄的硅層上用不同的摻雜方法分別形成N型器件和P型器件。工藝比較示意圖絕緣體上硅（SOI）的基本思想是在絕緣襯底上的86SOI有許多優(yōu)點：寄生電容小，速度更快；不存在阱，集成度更高；由于是絕緣襯底，因而無閂鎖效應，無襯偏調制效應，不存在場反型問題；抗輻照能力強；可實現(xiàn)三維集成電路；制造工序簡單。SOI被譽為是21世紀的集成電路技術。SOI有許多優(yōu)點：寄生電容小，速度更快；不存在阱，集87

2-3版圖設計技術1、內容：設計規(guī)則規(guī)定了掩膜版各層幾何圖形寬度、間隔、重疊及層與層之間的距離等的最小容許值。2、設計規(guī)則的作用：是設計和生產之間的一個橋梁;是一定的工藝水平下電路的性能和成品率的最好的折中。

2-3版圖設計技術883、設計規(guī)則描述：微米設計規(guī)則：以微米為單位直接描述版圖的最小允許尺寸。λ設計規(guī)則：以λ為基準的，最小允許尺寸均表示為λ的整數倍。λ近似等于將圖形移到硅表面上可能出現(xiàn)的最大偏差；如限制最小線寬為2λ，窄了線條就可能斷開，λ可以隨著工藝的改進線性縮小，這就使設計變得更加靈活。3、設計規(guī)則描述：89典型CMOS工藝層圖典型CMOS工藝層圖902-４電參數設計規(guī)則2.4.1電阻值的估算１．薄層電阻（方塊電阻）引入意義：通過方塊電阻的概念就把版圖幾何尺寸和工藝縱向參數分開了

2-４電參數設計規(guī)則2.4.1電阻值的估算91集成電路版圖設計(同名169)課件922.非矩形電阻的計算2.非矩形電阻的計算93集成電路版圖設計(同名169)課件94集成電路版圖設計(同名169)課件953、溝道電阻MOS管的伏安特性通常是非線性的，為了估算它的性能，用“溝道電阻”來近似它的行為:R=k(L/W)k=1/μC0(VGS-VT)對于N溝和P溝MOS管，k的值一般在10000～

30000。μ是載流子的表面遷移率。μ和VT是溫度的函數,所以，溝道電阻、開關時間和功耗都隨溫度而變化。一般溫度每增加10℃，溝道電阻大約增加25%。3、溝道電阻962.4.２MOS電容

集成電路器件結構中導電層以絕緣介質隔離就形成了電容。MOS集成電路中寄生電容主要包括MOS管的寄生電容以及由金屬、多晶硅和擴散區(qū)連線形成的連線電容。1、MOS電容特性MOS結構電容的特性，與柵極上所加電壓緊密相關，這是因為半導體的表面狀態(tài)隨柵極電壓的變化可處于積累層、耗盡層、反型層三種狀態(tài)。集成電路版圖設計(同名169)課件97集成電路版圖設計(同名169)課件98⑴、積累層對P型襯底材料上的N型MOS器件，當Vg<0時，柵極上的負電荷吸引襯底中的空穴趨向硅的表面，形成積累層。這時，MOS器件的結構就象平行平板電容器，柵極和高濃度空穴積累層分別是平板電容器的兩個極板。C0=(ε0xε0/t0x)/A式中ε0是真空介電常數，ε0x是SiO2的相對介電常數，其值是3.9，

t0x是SiO2層的厚度，A是柵極的面積。

⑴、積累層99⑵、耗盡層當 0<Vg<VT時，在正的柵電壓的作用下，襯底中的空穴受到排斥而離開表面，形成一個多數載流子空穴耗盡的負電荷區(qū)域，即耗盡層。柵極對襯底的總電容相當于柵氧化層電容和耗盡層電容的串聯(lián)

Cdep=(ε0xεsi/d)/Ad是耗盡層深度，它隨Vg的增加而增加；

εsi是硅的相對介電常數⑵、耗盡層100⑶、反型層進一步增大柵極電，使Vg>VT，這時P型襯底中的電子（少載流子）被吸引到表面，形成反型層，實際上就是N型導電溝道。在低頻時，柵極電容又變?yōu)镃0。但是，反型層中的載流子（電子）不能跟隨柵電壓的高頻變化，所以，高頻時的柵極電容仍然是最大耗盡狀態(tài)下的柵極電容。

Cgb=C0（頻率低于100HZ）

Cgb=C0Cdep/Cdep

C0+Cdep（高頻）⑶、反型層101集成電路版圖設計(同名169)課件102MOS器件電容（a）寄生電容示意圖 (b)寄生電容電路符號示意圖Cgs、Cgd——柵極對溝道的集總電容，分別集中在溝道的源區(qū)端和漏區(qū)端。Csb、Cdb——分別為源區(qū)和漏區(qū)對襯底的電容。Cgb——柵極對襯底的電容2、MOS器件的電容Mos器件中完整的寄生電容如圖MOS器件電容2、MOS器件的電容103MOS器件柵極電容由三部分組成：

Cg =Cgs+C0gd+CgbMOS管的柵極電容在三個工作區(qū)的特性:?截止區(qū)（Vgs<VT）Cgx=Cgd=0，柵極電容為C0和Cdep的串聯(lián)模型?線性區(qū)（Vgs-VT>Vds）Cgb為常數。但此時導電溝道已經形成，Cgs和Cgd就必須加以考慮，其值可用下式估算Cgs=Cgd=A(ε0xε0/2t0x)?飽和區(qū)（Vgs-VT<Vds）

Cgd=0Cgs=2A(ε0xε0/3t0x)MOS器件柵極電容由三部分組成：104例：設計一個MOS電容：t0x=100nm；ε0*ε0x

=3.46*10-11F/m所以單位面積電容ε0*ε0x/t0x=3046*10-4PF/μm2如果獲得c=34.6PF，則A=105PF/μm2。相當于25個晶體管面積（A=4*103μm2）例：設計一個MOS電容：1053、擴散區(qū)電容——擴散電容基本結構與模型 （a）擴散電容基本結構（b）擴散電容模型3、擴散區(qū)電容——擴散電容基本結構與模型 （a）擴散電容基本1063、擴散區(qū)電容——擴散電容估算Cd =Cja(a′b)+Cjp(2a+2b)Cja是擴散區(qū)底部每平方微米的擴散電容；Cjp是擴散區(qū)側壁每微米周長的擴散電容；a和b分別為擴散區(qū)的長和寬；3、擴散區(qū)電容——擴散電容估算107

4、連線電容金屬，多晶硅．擴散區(qū)常被用作互連線，他們之間都回形成電容．采用簡單的平行板電容器模型可粗落估計這些電容大小：C＝（ε/t）A

ε介質的絕對介電常數

t介質的厚度A互連線的面積平行板電容模型忽略了邊緣效應，要提高精度，要用更為復雜的模型。 4、連線電容108第一章集成電路工藝基礎及版圖設計

1.1引言1.2集成電路制造工藝簡介1.3版圖設計技術1.4電參數設計規(guī)則

第一章集成電路工藝基礎及版圖設計1.1引言109

集成電路的制造需要非常復雜的技術，它主要由半導體物理與器件專業(yè)負責研究。VLSI設計者可以不去深入研究，但是有必要了解芯片設計中的工藝基礎知識，才能根據工藝技術的特點優(yōu)化電路設計方案。對于電路和系統(tǒng)設計者來說，更多關注的是工藝制造的能力，而不是工藝的具體實施過程。由于SOC的出現(xiàn)，給IC設計者提出了更高的要求，也面臨著新的挑戰(zhàn)：設計者不僅要懂系統(tǒng)、電路，也要懂工藝、制造。

110集成電路設計與制造的主要流程框架設計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試系統(tǒng)需求集成電路設計與制造的主要流程框架芯片檢測單晶、外延材料芯片制111集成電路的設計過程：

設計創(chuàng)意+仿真驗證集成電路芯片設計過程框架From吉利久教授是功能要求行為設計（VHDL）行為仿真綜合、優(yōu)化——網表時序仿真布局布線——版圖后仿真否是否否是Singoff—設計業(yè)—集成電路的設計過程：集成電路芯片設計過程框架From吉利久112—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復20-30次AA—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的113集成電路芯片的顯微照片集成電路芯片的顯微照片1141、電阻率：從電阻率上分，固體分為三大類。在室溫下：金屬：ρ<0.001Ω·cm半導體：ρ=0.001Ω·cm~10E9Ω·cm絕緣體：ρ>10E9Ω·cm

制造集成電路所用的材料主要包括硅（Si）、鍺（Ge）等半導體，以及砷化鎵（GaAs）、鋁鎵砷（AlGaAs）、銦鎵砷（InGaAs）等半導體的化合物，其中以硅最為常用。1.1引言

1.IC制造基本原理

1、電阻率：1.1引言1.IC制造基本原理1152．導電能力隨溫度上升而迅速增加一般金屬的導電能力隨溫度上升而下降，且變化不明顯。但硅的導電能力隨溫度上升而增加，且變化非常明顯。

金屬是由金屬原子組成的晶格和自由電子組成的，實際參與導電的是自由電子。晶格是一直振動的，和分子的熱運動相關。金屬之所以有電阻是由于晶格對自由電子的定向移動的阻礙。而且由于溫度越高，晶格震動越強烈，所以它的阻礙效應就越明顯，這是金屬電阻隨溫度升高而變大的原因。對于半導體，它不像金屬那樣有很多自由電子，它的電子基本都被束縛在原子核上。所以它需要一定的溫度或者光來激發(fā)，是它的電子獲得足夠的能量，擺脫原子核的束縛，從而成為能夠參與導電的粒子。所以溫度升高，能夠參與導電的粒子就越多，電阻就越小。

1.1引言

1.IC制造基本原理

2．導電能力隨溫度上升而迅速增加1.1引言1.I1163．半導體的導電能力隨所含的微量雜質而發(fā)生顯著變化一般材料純度在99.9％已認為很高了，有0.1％的雜質不會影響物質的性質。而半導體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質通過摻雜質的多少來控制硅的導電能力。1.1引言

1.IC制造基本原理

3．半導體的導電能力隨所含的微量雜質而發(fā)生顯著變化1.11176、P型和N型半導體兩種載流子：帶負電荷的電子和帶正電荷的空穴。純凈硅稱為本征半導體。本征半導體中載流子的濃度在室溫下：T＝300K當硅中摻入Ⅴ族元素P時，硅中多數載流子為電子，這種半導體稱為N型半導體。施主雜質當硅中摻入Ⅲ族元素B時，硅中多數載流子為空穴，這種半導體稱為P型半導體。受主雜質

1.1引言

1.IC制造基本原理

6、P型和N型半導體當硅中摻入Ⅲ族元素B時，硅中多數載流子為118

2.工藝類型簡介按所制造器件結構的不同，可把工藝分為雙極型和MOS型兩種基本類型。雙極工藝制造的器件，它的導電機理是將電子和空穴這兩種極性的載流子作為在有源區(qū)中運載電流的工具，這也是它被稱為雙極工藝的原因。MOS工藝又可分為單溝道MOS工藝和CMOS工藝。單溝道MOS工藝又可分為PMOS工藝和NMOS工藝。2.工藝類型簡介1192.工藝類型簡介根據工序的不同,可以把工藝分成三類：前工序、后工序及輔助工序。1)前工序前工序包括從晶片開始加工到中間測試之前的所有工序。前工序結束時，半導體器件的核心部分——管芯就形成了。前工序中包括以下三類工藝：（1）薄膜制備工藝：包括氧化、外延、化學氣相淀積、蒸發(fā)、濺射等。（2）摻雜工藝：包括離子注入和擴散。（3）圖形加工技術：包括制版和光刻。2.工藝類型簡介1202.工藝類型簡介2)后工序后工序包括從中間測試開始到器件完成的所有工序,有中間測試、劃片、貼片、焊接、封裝、成品測試等。3)輔助工序前、后工序的內容是IC工藝流程直接涉及到的工序，為保證整個工藝流程的進行，還需要一些輔助性的工序，這些工序有：（1）超凈環(huán)境的制備：IC，特別是VLSI的生產，需要超凈的環(huán)境。（2）高純水、氣的制備：IC生產中所用的水必須是去離子、去中性原子團和細菌，絕緣電阻率高達15MΩ·cm以上的電子級純水；所使用的各種氣體也必須是高純度的。

（3）材料準備：包括制備單晶、切片、磨片、拋光等工序，制成IC生產所需要的單晶圓片。

2.工藝類型簡介（1）超凈環(huán)境的制備：IC，特別是V121集成電路工藝分類：單片集成電路：硅平面工藝薄膜集成電路：薄膜技術厚膜集成電路：絲網印刷技術集成電路工藝分類：122單片集成電路工藝單片集成電路工藝利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發(fā)等一整套平面工藝技術，在一小塊硅單晶片上同時制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導體單片集成電路。單片集成電路工藝單片集成電路工藝利用研磨、拋光、氧化、擴散123集成電路是經過很多道工序制成的。其中最基礎的工藝有：生產所需類型襯底的硅圓片工藝；確定加工區(qū)域的光刻工藝；向芯片中增加材料的氧化、淀積、擴散和離子注入工藝；去除芯片上的材料的刻蝕工藝。集成電路的制造就是由這些基礎工藝的不同組合構成的。1.2集成電路制造工藝簡介

集成電路是經過很多道工序制成的。其中最基礎的工藝有：1.21241.2.1.硅圓片工藝晶片:只含有極少“缺陷”的單晶硅襯底圓片?！癈Z法”生長單晶硅目前晶體化的制程，大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。將一塊稱為籽晶的單晶硅浸入熔融硅中，然后在旋轉籽晶的同時緩慢地把其從熔融硅中拉起。結果，就形成圓柱形的大單晶棒。生長時，可在熔融硅中摻入雜質來獲得期望的電阻率。1.2.1.硅圓片工藝晶片:只含有極少“缺陷”的單晶硅襯125晶圓尺寸：４寸是１００ＭＭ８寸是標準的２００ＭＭ

１２寸是標準的３００ＭＭ晶圓尺寸：126200mm商用直拉單晶硅切割后、加工過電路的硅圓片200mm商用直拉單晶硅切割后、加工過電路的硅圓片127單晶硅棒(400mm)大單晶棒切成薄的圓片（wafer）在大多數CMOS工藝中，圓片的電阻率為0.05到0.1Ω?cm，厚度約為500到1000微米。chip單晶硅棒(400mm)大單晶棒切成薄的圓片（wafer128半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特征尺寸12英寸晶圓所容裸芯片數是8英寸晶圓的2．5倍，所以12英寸晶圓比8英寸晶圓節(jié)省30％成本，采用12英寸晶圓的每個芯片所耗能量、水量比8英寸少40％。2002年12英寸晶圓制造設備量產，2008年全球擁有85條12英寸晶圓生產線.半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特129半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特征尺寸同樣使用0.13微米的制程在300mm的晶圓可以制造大約427個處理器核心，300mm直徑的晶圓的面積是200mm直徑晶圓的2.25倍，出產的處理器個數卻是后者的2.385倍，并且300mm晶圓實際的成本并不會比200mm晶圓來得高多少，這種成倍的生產率提高顯然是所有芯片生產商所喜歡的。然而，硅晶圓在晶圓生產過程中，離晶圓中心越遠就越容易出現(xiàn)壞點。因此從硅晶圓中心向外擴展，壞點數呈上升趨勢，這樣我們就無法隨心所欲地增大晶圓尺寸。目前Intel的300mm尺寸硅晶圓廠可以做到0.065μm（65納米）的蝕刻尺寸。

半導體產業(yè)向前發(fā)展的兩大啟動點:不斷擴大晶圓尺寸和縮小芯片特1301.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜集成電路的基礎工藝技術是平面技術，首先將硅表面氧化，然后根據各元器件圖形在二氧化硅膜上開設窗口，通過該窗口進行定域操作。多次實施這種平面工藝，在硅片表面形成各種平面的元器件以及互連。這種技術之所以能實施的關鍵在于：能比較容易地獲得適應這些工藝的優(yōu)質的二氧化硅膜，即可以在硅表面生成非常均勻的氧化層而幾乎不在晶格中產生應力。

MOS是MetalOxideSemiconductorSilicon的縮寫。1.2.2氧化工藝（Oxidation）集成電1311957年，人們在研究半導體材料的特性時發(fā)現(xiàn)二氧化硅層具有阻止雜質侵入的作用。這一發(fā)現(xiàn)直接導致了平面工藝技術的出現(xiàn)。1.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜1957年，人們在研究半導體材料的特性時發(fā)現(xiàn)1321、SiO2薄膜在集成電路中的作用

在集成電路的制作過程中，要對硅反復進行氧化，制備SiO2薄膜。SiO2薄膜在集成電路的制作過程中，主要有下列作用：光刻掩蔽膜(選擇擴散的掩蔽層，離子注入的阻擋層)MOS管的絕緣柵材料（gateoxide)，高質量要求電路隔離介質或絕緣介質，包括多層金屬間的介質電容介質材料器件表面保護或鈍化膜隔離氧化膜Fieldoxide1、SiO2薄膜在集成電路中的作用隔離氧化膜133

2.熱氧化原理與方法

生長SiO2薄膜的方法有多種，如熱氧化、陽極氧化、化學氣相淀積等。其中以熱氧化和化學氣相淀積（CVD）最為常用。（1）熱氧化：熱氧化生成SiO2薄膜是將硅片放入高溫（1000～1200°C）的氧化爐內，然后通入氧氣，在氧化環(huán)境中使硅表面發(fā)生氧化,生成SiO2薄膜。

熱氧化示意圖2.熱氧化原理與方法熱氧化示意圖134根據氧化環(huán)境的不同，又可把熱氧化分為干氧法和濕氧法兩種。干氧法：如果氧化環(huán)境是純氧氣，這種生成SiO2薄膜的方法就稱為干氧法。機理：氧氣與硅表面的硅原子在高溫下以Si+O2=SiO2式反應，生成SiO2薄膜。優(yōu)點：SiO2薄膜結構致密,排列均勻,重復性好，不僅掩蔽能力強,鈍化效果好，而且在光刻時與光刻膠接觸良好，不宜浮膠。缺點：生長速度太慢。根據氧化環(huán)境的不同，又可把熱氧化分為干氧法和濕氧法兩種。優(yōu)點135濕氧法：如果讓氧氣先通過95°C的去離子水，攜帶一部分水汽進入氧化爐，則氧化環(huán)境就是氧氣加水汽，這種生成SiO2薄膜的方法就是濕氧法。機理:濕氧法由于氧化環(huán)境中有水汽存在，所以氧化過程不僅有氧氣對硅的氧化作用，還有水汽對硅的氧化作用，即Si+O2=SiO2

Si+2H2O=SiO2+2H2↑氧化環(huán)境中含有水汽，水汽和SiO2薄膜也能發(fā)生化學反應，生成硅烷醇（Si-OH），即SiO2+H2O→2（Si-OH）特點：速度快、質量差

濕氧法：如果讓氧氣先通過95°C的去離子水，攜帶一部分水136

2.熱氧化原理與方法

熱氧化示意圖2.熱氧化原理與方法熱氧化示意圖137（2）化學氣相淀積(ChemicalVaporDeposition)：指使一種或數種化學氣體以某種方式激活后在襯底表面發(fā)生化學反應，從而在襯底表面生成所需的固體薄膜。用化學氣相淀積法生成SiO2薄膜，主要是用硅烷（SiH4）與氧按SiH4+2O2→SiO2↓+2H2O反應，或用烷氧基硅烷分解生成SiO2薄膜。二氧化硅的化學汽相淀積：可以作為金屬化時的介質層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右（2）化學氣相淀積(ChemicalVaporDepos138淀積多晶硅一般采用化學汽相淀積（LPCVD）的方法。利用化學反應在硅片上生長多晶硅薄膜。適當控制壓力、溫度并引入反應的蒸汽，經過足夠長的時間，便可在硅表面淀積一層高純度的多晶硅。

采用在700°C的高溫下，使其分解：

利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術可以實現(xiàn)源漏區(qū)自對準離子注入，使MOS集成電路的集成度得到很大提高。淀積多晶硅一般采用化學汽相淀積（LPCVD）的方法。利用化學139單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片氮化硅的化學汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶140化學汽相淀積(CVD)CVD技術特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優(yōu)良、適用范圍廣、設備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等（化學氣相淀積的種類有常壓化學氣相淀積（APCVD）、低壓化學氣相淀積（LPCVD）、等離子體化學氣相淀積（PECVD）、光致化學氣相淀積（photoCVD）等幾種?；瘜W汽相淀積(CVD)CVD技術特點：（化學氣相淀積的種類有141APCVD反應器的結構示意圖APCVD反應器的結構示意圖142

LPCVD反應器的結構示意圖LPCVD反應器的結構示意圖143平行板型PECVD反應器的結構示意圖平行板型PECVD反應器的結構示意圖144物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的145蒸發(fā)原理圖蒸發(fā)原理圖146

鈍化工藝在集成電路制作好以后，為了防制外部雜質，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。鈍化工藝147

1.2.3摻雜工藝

集成電路生產過程中要對半導體基片的一定區(qū)域摻入一定濃度的雜質元素（五價磷或三價硼），形成不同類型的半導體層，來制作各種器件，這就是摻雜工藝。

摻雜工藝主要有兩種：擴散和離子注入。1.擴散工藝在熱運動的作用下，物質的微粒都有一種從濃度高的地方向濃度低的地方運動的趨勢，這就是擴散。1.2.3摻雜工藝148替位式擴散：雜質離子占據硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進行磷、硼、砷等在二氧化硅層中的擴散系數均遠小于在硅中的擴散系數，可以利用氧化層作為雜質擴散的掩蔽層間隙式擴散：雜質離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數要比替位式擴散大6～7個數量級替位式擴散：雜質離子占據硅原子的位：149雜質橫向擴散示意圖雜質橫向擴散示意圖150常用擴散方法

(1)液態(tài)源擴散：使保護氣體（如氮氣、氬氣）通過含有雜質元素的液態(tài)源，攜帶雜質蒸氣進入高溫擴散爐內的石英管中，雜質蒸氣經高溫熱分解并與硅片表面的硅原子反應，生成雜質原子，然后以雜質原子的形式向硅片內擴散。液態(tài)源擴散具有設備簡單、操作方便、重復性好等優(yōu)點，是生產中常采用的一種擴散方式。常用擴散方法151常用擴散方法(2)片狀源擴散：將含有雜質元素的固態(tài)擴散源作成片狀，并將它與硅片間隔放置在擴散爐內進行擴散。生產中摻硼擴散時常采用的氮化硼（NB）擴散就屬于片狀源擴散。氮化硼擴散示意圖常用擴散方法氮化硼擴散示意圖152

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的薄膜，然后在高溫下使這些雜質向硅片內擴散。磷、硼、砷等雜質都可通過這種方式擴散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。常用擴散方法

固態(tài)源擴散：如B2O3、P2O5、BN等(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的153

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的薄膜，然后在高溫下使這些雜質向硅片內擴散。磷、硼、砷等雜質都可通過這種方式擴散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。(4)涂層擴散：將雜質摻到化合物溶液中，并將這種含有雜質的化合物溶液涂布在硅片表面，在保護環(huán)境下進行高溫擴散。SiO2乳膠是一種常用于涂層擴散的化合物。常用擴散方法

(3)固—固擴散：在硅片表面先生成一層含有一定量雜質的154

2.離子注入技術

將雜質元素的原子離子化，使其成為帶電的雜質離子，然后用電場加速這些雜質離子,使其具有很高的能量（一般為幾萬到幾十萬電子伏特），并用這些雜質離子直接轟擊半導體基片。摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數目(劑量)決定。2.離子注入技術1552.離子注入技術理論分析表明,硅片中注入的雜質離子的分布近似為對稱高斯分布，雜質濃度最大的地方離硅片表面有一定距離。Rp：平均深度p：穿透深度的標準差Nmax=0.4NT/pNT：單位面積注入的離子數，即離子注入劑量2.離子注入技術Rp：平均深度156離子注入的分布有以下特點：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關。并雜質濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。2．離子注入最大值Nmax與注入劑量NT有關。而E0與NT都是可以控制的參數。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。離子注入的分布有以下特點：1573、摻雜的均勻性好4、溫度低：小于600℃5、可以注入各種各樣的元素6、可以對化合物半導體進行摻雜3、摻雜的均勻性好158退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣氛中進行的熱處理過程都可以稱為退火。激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產生自由載流子，起到雜質的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設備等)退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣159

1.2.4光刻工藝

IC由不同層次的材料組成的。每一層上的圖形各不相同。在每一層上形成不同圖形的過程叫光刻。版圖由代表不同類型“層”的多邊形組成。在IC工藝中制作每一層時，都需要用掩模版來確定在什么位置進行摻雜、腐蝕、氧化等。光刻是確定集成電路加工區(qū)域的一種手段，即在確定的面積上進行工藝加工。光刻的目的就是在二氧化硅或金屬薄膜上面刻蝕出與掩模版(Mask)上完全對應的幾何圖形，從而實現(xiàn)選擇性摻雜、腐蝕、氧化等目的。集成電路是由多個不同的層構成的(阱、擴散/注入區(qū)、多晶硅、金屬等)，每個層的加工過程(從下往上進行)，都是由一個完整的光刻工藝過程。1.2.4光刻工藝IC由不同層次的材料組成的。160

1.2.4光刻工藝光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而