計數(shù)分頻電路設計與裝調-數(shù)電項目課件

項目四計數(shù)分頻電路設計與裝調專題1二進制計數(shù)器專題2十進制計數(shù)器專題3任意進制計數(shù)器專題4寄存器和移位寄存器任務1二十四進制計數(shù)器的仿真與測試任務2二十四進制計數(shù)器的制作與測試項目四計數(shù)分頻電路設計與裝調專題1二進制計數(shù)器本項目就是通過對給定十進制同步計數(shù)器CD4518功能表的分析，結合計數(shù)分頻電路的學習，設計、制作與調試24進制計數(shù)器電路。項目電路的功能是對輸入脈沖的個數(shù)進行遞增計數(shù)，將計數(shù)器D4518輸出的二進制代碼輸入到由74LS48和數(shù)碼管組成的譯碼顯示電路，并通過譯碼顯示電路將所計的脈沖數(shù)顯示出來。項目中專題部分詳細的介紹了計數(shù)器的工作原理和時序電路的分析方法，集成計數(shù)器的工作原理及計數(shù)器的電路設計，寄存器的工作原理和功能應用。大家在學習過程中要重點把握兩點：一是要能夠熟練應用時序電路分析方法判斷進制時序電路的邏輯功能；二是要能夠根據(jù)集成計數(shù)器的功能表熟練設計不同進制計數(shù)器。本項目就是通過對給定十進制同步計數(shù)器C專題1二進制計數(shù)器4.1.1時序電路分析方法1．確定電路時鐘脈沖觸發(fā)方式，寫時鐘方程時序電路可分為同步和異步電路。同步時序電路中各觸發(fā)器的時鐘端均與總時鐘端相連，即CP1=CP2=…=CP，這樣在分析電路時每一個觸發(fā)器所受的時鐘控制是相同的。異步時序電路中各觸發(fā)器的時鐘端不是完全相同的，故在分析電路時需要分別考慮，以確定各觸發(fā)器的翻轉條件。2．列方程組：驅動方程、次態(tài)方程、輸出方程驅動方程即為各觸發(fā)器輸入信號的邏輯表達式，它們決定著觸發(fā)器次態(tài)方程，驅動方程必須根據(jù)邏輯圖的連線得出。次態(tài)方程也稱狀態(tài)方程，它表示了觸發(fā)器次態(tài)和現(xiàn)態(tài)之間的關系，它是將各觸發(fā)器驅動方程代入特性方程而得到的。若電路有外部輸出，如計數(shù)器的進位輸出等，可寫出電路的輸出方程。3．列狀態(tài)轉換表、畫狀態(tài)轉換圖、時序圖狀態(tài)轉換表是將電路所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應的次態(tài)并列成表。狀態(tài)轉換圖是將狀態(tài)轉換表變成了圖形的形式，時序圖即為該電路的波形圖。專題1二進制計數(shù)器4.1.1時序電路分析方法4．分析電路邏輯功能，判斷是否具有自啟動功能以上歸納的只是一般的分析方法，在分析每個具體的電路時不一定都需要按上述步驟按部就班地進行。例如對于一些簡單的電路，有時可以直接列出狀態(tài)轉換表并得到狀態(tài)轉換圖。此外，在分析異步時序邏輯電路時，原則上仍然可以按上述步驟進行。不過由于異步時序邏輯電路中的觸發(fā)器不是共用同一個時鐘信號，所以每次電路狀態(tài)發(fā)生轉換時，不一定每一個觸發(fā)器都有時鐘（觸發(fā)）信號到達，而且加到不同觸發(fā)器上的時鐘信號在時間上也可能有先有后。而只有在時鐘信號到達時，觸發(fā)器才會按照狀態(tài)方程決定的次態(tài)翻轉，否則觸發(fā)器的狀態(tài)將保持不變。因此，在每次電路狀態(tài)轉換時，必須首先確定每一個觸發(fā)器是否會有時鐘信號到達以及到達的時間，然后才能按狀態(tài)方程確定它的次態(tài)。顯然，異步時序邏輯電路的分析要比同步時序邏輯電路的分析更復雜一些。4．分析電路邏輯功能，判斷是否具有自啟動功能【例4.1】

判斷下圖的電路功能?！纠?.1】判斷下圖的電路功能。（1）寫出時鐘方程CP0=CP1=CP2=CP（2）寫出驅動方程J0=Q2，K0=Q2;J1=Q0,K1=Q0;J2=Q1Q0,K2=Q2（3）寫出次態(tài)方程

Q0n+1=Q2Q0+Q2Q0;Q1n+1=Q1Q0+Q1Q0;Q2n+1=Q2Q1Q0（4）列出狀態(tài)轉換表（5）畫出狀態(tài)轉換圖（6）歸納邏輯功能該電路是一個同步5進制加法計數(shù)器，具有自啟動功能。（1）寫出時鐘方程CP0=CP1=CP2=CP狀態(tài)轉換表

CPQ2Q1Q0Q2n+1Q1n+1Q0n+110000012001010301001140111005100000110101111100101111001狀態(tài)轉換表CPQ2Q1狀態(tài)轉換圖

000001111010100101011110狀態(tài)轉換圖0000011110101001010111104.1.2異步二進制計數(shù)器計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個數(shù)的電路。計數(shù)器的分類：1．按計數(shù)進制分二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。二進制計數(shù)器是結構最簡單的計數(shù)器，但應用很廣。

4.1.2異步二進制計數(shù)器計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個2．按數(shù)字的變化規(guī)律加法計數(shù)器：隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路稱作減法計數(shù)器。加/減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進行特殊跳轉，狀態(tài)轉換圖中構成封閉的計數(shù)環(huán)。3．按計數(shù)器中觸發(fā)器翻轉是否同步分異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內部提供，應翻轉的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器。同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應翻轉的觸發(fā)器同時翻轉的計數(shù)器，稱作同步計數(shù)器。2．按數(shù)字的變化規(guī)律異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端。當計數(shù)脈沖到來時，各觸發(fā)器的翻轉時刻不同。分析時，要特別注意各觸發(fā)器翻轉所對應的有效時鐘條件。異步二進制計數(shù)器是計數(shù)器中最基本最簡單的電路，它一般由接成計數(shù)型的觸發(fā)器連接而成，計數(shù)脈沖加到最低位觸發(fā)器的CP端，低位觸發(fā)器的輸出Q作為相鄰高位觸發(fā)器的時鐘脈沖。1．異步二進制加法計數(shù)器必須滿足二進制加法原則：逢二進一（1+1=10，即Q由1→0時有進位。）組成二進制加法計數(shù)器時，各觸發(fā)器應當滿足：①每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當?shù)臀挥|發(fā)器由1變?yōu)?時，應輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端（1）JK觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖下降沿觸發(fā)）①電路組成

3位異步二進制加法計數(shù)器（1）JK觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖下②工作原理③計數(shù)器的狀態(tài)轉換表

②工作原理③計數(shù)器的狀態(tài)轉換表133位二進制加法計數(shù)器狀態(tài)轉換表CP順序Q2Q1Q0等效十進制數(shù)0000010011201023011341004510156110671117800003位二進制加法計數(shù)器狀態(tài)轉換表CP順序Q214④時序圖3位二進制加法計數(shù)器的時序圖④時序圖3位二進制加法計數(shù)器的時序圖⑤狀態(tài)轉換圖

3位二進制加法計數(shù)器的狀態(tài)轉換圖圓圈內表示Q2Q1Q0的狀態(tài)

用箭頭表示狀態(tài)轉換的方向

⑤狀態(tài)轉換圖3位二進制加法計數(shù)器的狀態(tài)轉換圖圓圈內⑥結論

如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進制加法計數(shù)器或稱為模8加法計數(shù)器。

如果計數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4f0，Q2輸出波形的頻率為1/8f0。這說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。

⑥結論如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個（2）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖上升沿觸發(fā)）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器(a)電路圖（b）時序圖（2）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖上2．異步二進制減法計數(shù)器必須滿足二進制數(shù)的減法運算規(guī)則：0-1不夠減，應向相鄰高位借位，即10-1＝1。

組成二進制減法計數(shù)器時，各觸發(fā)器應當滿足：

①每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當?shù)臀挥|發(fā)器由0變?yōu)?時，應輸出一個借位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。

2．異步二進制減法計數(shù)器必須滿足二進制數(shù)的減法運算規(guī)則JK觸發(fā)器組成的3位異步二進制減法計數(shù)器（用CP脈沖下降沿觸發(fā)）。3位異步二進制減法計數(shù)器(a)邏輯圖(b)時序圖JK觸發(fā)器組成的3位異步二進制減法計數(shù)器（用CP脈沖下降沿觸3位二進制減法計數(shù)器狀態(tài)表

CP順序Q2Q1Q0等效十進制數(shù)0000011117211063101541004501136010270011800003位二進制減法計數(shù)器狀態(tài)表CP順序Q2Q1213位異步二進制減法計數(shù)器的狀態(tài)轉換圖

圓圈內表示Q2Q1Q0的狀態(tài)用箭頭表示狀態(tài)轉換的方向

3位異步二進制減法計數(shù)器的狀態(tài)轉換圖圓圈內表示Q2Q1Q0異步二進制計數(shù)器的構成方法可以歸納為：①N位異步二進制計數(shù)器由N個計數(shù)型（T′）觸發(fā)器組成。②若采用下降沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出減法計數(shù)器的借位信號從Q端引出若采用上升沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出減法計數(shù)器的借位信號從Q端引出

N位二進制計數(shù)器可以計2N個數(shù)，所以又可稱為2N進制計數(shù)器。

異步二進制計數(shù)器的構成方法可以歸納為：異步計數(shù)器的特點：異步計數(shù)器的最大優(yōu)點是電路結構簡單。其主要缺點是：由于各觸發(fā)器翻轉時存在延遲時間，級數(shù)越多，延遲時間越長，因此計數(shù)速度慢；同時由于延遲時間在有效狀態(tài)轉換過程中會出現(xiàn)過渡狀態(tài)造成邏輯錯誤?；谏鲜鲈?，在高速的數(shù)字系統(tǒng)中，大都采用同步計數(shù)器。異步計數(shù)器的特點：5.2.2同步二進制計數(shù)器同步計數(shù)器中，各觸發(fā)器的翻轉與時鐘脈沖同步。同步計數(shù)器的工作速度較快，工作頻率也較高。1．同步二進制加法計數(shù)器（1）設計思想：①所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數(shù)加1。5.2.2同步二進制計數(shù)器（2）當?shù)臀蝗?時再加1，則低位向高位進位。

1＋1＝10

11＋1＝100

111＋1＝1000

1111＋1＝10000

……可得到T的表達式為：T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0（2）當?shù)臀蝗?時再加1，則低位向高位進位。T0=J0=K4位二進制加法計數(shù)器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位二進制加法計數(shù)器的狀態(tài)轉換表CP順序Q3Q24位同步二進制加法計數(shù)器的時序圖

4位同步二進制加法計數(shù)器的時序圖4位同步二進制加法計數(shù)器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q04位同步二進制加法計數(shù)器T0=J0=K0=12．同步二進制減法計數(shù)器（1）設計思想：①所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當?shù)臀徊幌蚋呶唤栉粫r，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當?shù)臀幌蚋呶唤栉粫r，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數(shù)減1。2．同步二進制減法計數(shù)器（1）設計思想：（2）觸發(fā)器的翻轉條件是：當?shù)臀挥|發(fā)器的Q端全1時再減1，則低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111

……可得到T的表達式為：（2）觸發(fā)器的翻轉條件是：當?shù)臀挥|發(fā)器的Q4位二進制減法計數(shù)器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600004位二進制減法計數(shù)器的狀態(tài)轉換表CP順序Q3Q23．同步二進制可逆計數(shù)器將加法和減法計數(shù)器綜合起來，由控制門進行轉換，可得到可逆計數(shù)器。S為加／減控制端S=1時，加法計數(shù)S=0時，減法計數(shù)4位同步二進制可逆計數(shù)器3．同步二進制可逆計數(shù)器4位同步二進制可逆計數(shù)器專題2十進制計數(shù)器雖然二進制計數(shù)器有電路結構簡單、運算方便等優(yōu)點，但人們仍習慣于用十進制計數(shù)，特別是當二進制數(shù)的位數(shù)較多時，要較快地讀出數(shù)據(jù)就比較困難。因此，數(shù)字系統(tǒng)中經常要用到十進制計數(shù)器。十進制計數(shù)器的每一位計數(shù)單元需要有十個穩(wěn)定的狀態(tài)，分別用0～9十個數(shù)碼表示。直接找到一個具有十個穩(wěn)定狀態(tài)的元件是非常困難的。目前廣泛采用的方法，是用若干個最簡單的具有兩個穩(wěn)態(tài)的觸發(fā)器組合成一位十進制計數(shù)器。如果用M表示要求的計數(shù)器的模數(shù)，N表示組成計數(shù)器的觸發(fā)器個數(shù)，則應有2N≥M的關系。對于十進制計數(shù)器而言，M=10，則N至少為4，即由四位觸發(fā)器組成一位十進制計數(shù)器。前面已經討論了，四位觸發(fā)器可組成四位二進制計數(shù)器，有16個狀態(tài)，用其組成十進制計數(shù)器只需10個狀態(tài)來分別對應0～9十個數(shù)碼，而需剔除其余的6個狀態(tài)。這種表示一位十進制數(shù)的一組四位二進制數(shù)碼，稱為二一十進制代碼或稱BCD碼，所以十進制計數(shù)器也常稱為二一十進制計數(shù)器。從四位二進制的16組數(shù)碼中選取10組二一十進制代碼的方法稱為編碼，常見的BCD碼有“8421”碼、“2421”碼、“5421”碼等。下面通過兩個具體電路來說明十進制計數(shù)器的功能及分析方法。專題2十進制計數(shù)器雖然二進制計數(shù)器有電路結下圖是兩個異步十進制計數(shù)器的邏輯電路圖，從圖中可見，各觸發(fā)器的時鐘脈沖端不受同一脈沖控制，各個觸發(fā)器的翻轉除受J、K端控制外還要看是否具備翻轉的時鐘條件。異步10進制計數(shù)器圖(a)所示的電路分析步驟如下。(1)寫出時鐘方程CP1=CP,CP2=Q1,CP3=CP,CP0=Q3下圖是兩個異步十進制計數(shù)器的邏輯電路圖，從圖中可見，各觸發(fā)器

(2)寫出驅動方程J1=Q3,K1=1;J2=1,K2=1;J3=Q2Q1,K3=1;J0=1,K0=1(3)寫出次態(tài)方程此時要特別注意各觸發(fā)器次態(tài)變化的時刻Q1n+1=Q3Q1

CP1↓

Q2n+1=Q2CP2↓Q3n+1=Q3Q2Q1CP3↓Q0n+1=Q1CP0↓(4)列出狀態(tài)轉換表(2)寫出驅動方程圖(a)的狀態(tài)轉換表

計數(shù)脈沖CP觸發(fā)器狀態(tài)Q0Q3Q2Q1對應十進制數(shù)00000010001120010230011340100451000561001671010781011891100910000010圖(a)的狀態(tài)轉換表計數(shù)脈沖CP觸發(fā)器狀態(tài)對由上表可畫出圖(a)的時序圖和狀態(tài)轉換圖。由轉換圖可知該電路是具有自啟動功能的。圖(a)的時序圖和狀態(tài)轉換圖由上表可畫出圖(a)的時序圖和狀態(tài)轉換圖。由轉換圖可知該電路(5)歸納邏輯功能由狀態(tài)轉換表、時序圖或狀態(tài)轉換圖均可得出，圖(a)所示電路是5421BCD碼的異步十進制加法計數(shù)器。將圖(a)中高位觸發(fā)器移至低位，即為圖(b)所示電路。(5)歸納邏輯功能由狀態(tài)轉換表、時序圖或狀態(tài)轉換圖均可得圖(b)的狀態(tài)轉換表計數(shù)脈沖CP觸發(fā)器狀態(tài)Q3Q2Q1Q0對應十進制數(shù)00000010001120010230011340100450101560110670111781000891001910000010圖(b)的狀態(tài)轉換表計數(shù)脈沖觸發(fā)器狀態(tài)對應十進制數(shù)00按照上述方法，可列出圖(b)的狀態(tài)轉換表及時序圖和全狀態(tài)轉換圖?？梢?，圖(b)是8412BCD碼的異步加法計數(shù)器，也具有自啟動功能。圖(b)的全狀態(tài)轉換圖和時序圖按照上述方法，可列出圖(b)的狀態(tài)轉換表及時專題3任意進制計數(shù)器4.3.1異步集成計數(shù)器74901.邏輯符號7490的全稱為二一五一十進制計數(shù)器，邏輯符號如圖。其芯片具有14個外引線端子，電源Ucc(5端)、地GND(10端)及空端子(4、13端)未在圖中表示出來。專題3任意進制計數(shù)器4.3.1異步集成計數(shù)器74902．電路功能①復位當復位輸入端R01R02=1、置9輸入端S91S92=0時，使各觸發(fā)器清零，實現(xiàn)計數(shù)器清零功能。②置9當置9輸入端S91S92=1、復位輸入端R01R02=0時，可實現(xiàn)計數(shù)器置9功能；即當計數(shù)器連接成8421BCD碼方式，則置9為1001；當計數(shù)器連接成5421BCD碼方式，則置9為1100。因復位和置9均不需要時鐘脈沖作用，因此又稱為異步復位和異步預置9。③計數(shù)當S91S92=0和R01R02=0時，各觸發(fā)器恢復觸發(fā)器功能而實現(xiàn)計數(shù)功能。究竟按什么進制計數(shù)，則依據(jù)外部接線情況而定，可分別實現(xiàn)二、五、十等進制計數(shù)。時鐘脈沖CPA、CPB下降沿有效。2．電路功能①復位7490功能表

輸入控制端輸出端CPR01R02S91S92QDQCQBQA×110×11×000000000××0×11×0111001↓↓↓↓0×0×0×

×0×00××0×0計數(shù)7490功能表3．構成任意進制計數(shù)器例1用7490構成六進制加法計數(shù)器。3．構成任意進制計數(shù)器例1用7490構成六進制加法計數(shù)器解：上圖(a)是一個用7490集成計數(shù)器構成的六進制計數(shù)器；(b)是它的時序圖。圖中，將QA接CPB，計數(shù)脈沖由CPA接入，使7490連接成8421BCD碼加計數(shù)器；若將QC、QB反饋至R01和R02端，當計數(shù)至0110時，迫使計數(shù)器復位。因此計數(shù)器實際計數(shù)循環(huán)為0000～0101六個有效狀態(tài)，跳過了0110～1001四個無效狀態(tài)，構成模6計數(shù)器。從時序圖可見，“0110”狀態(tài)有一個極短暫的過程，一旦計數(shù)器復位該狀態(tài)就消失了。這種用反饋復位使計數(shù)器清零跳過無效狀態(tài)，構成所需進制計數(shù)器的方法，稱為“反饋復位法”。例2用7490構成82進制計數(shù)器

解：下圖(a)為由兩片7490構成的82進制計數(shù)器，其中每一片7490均接成8421BCD碼十進制計數(shù)器形式，將個位片的進位輸出QD接至十位片的計數(shù)脈沖輸入端CPA，兩片7490就級聯(lián)成一個8421BCD碼的100進制計數(shù)器。解：上圖(a)是一個用7490集成計數(shù)器構成的六進制計數(shù)計數(shù)分頻電路設計與裝調-數(shù)電項目課件當十位片計數(shù)至“8”(即1000)和個位片計數(shù)至“2”(即0010)時，與門輸出高電平，使計數(shù)器復位。與門輸出又是82進制計數(shù)器的進位輸出端，可獲得脈沖的82分頻信號。由此可見，運用反饋復位法，改變與門輸入端接線，7490集成芯片可構成任意進制計數(shù)器。圖(a)電路的缺點是可靠性較差。當計數(shù)到82值時，與門立刻輸出正脈沖使計數(shù)器復位，迫使計數(shù)器迅速脫離82狀態(tài)，所以正脈沖極窄。由于器件制造的離散性，集成計數(shù)器的復位時間有長有短，復位時間短的芯片一旦復位變?yōu)?，正脈沖立刻消失，這就可能使復位時間較長的芯片來不及復位，于是計數(shù)不能恢復到全0狀態(tài)，造成誤動作。為了克服這一缺點，常采用圖(b)所示的改進電路，當計數(shù)到82值時，與非門輸出負脈沖將基本RS觸發(fā)器置1，使計數(shù)器復位?；居|發(fā)器的作用是將與非門輸出的反饋復位窄脈沖鎖住，直到計數(shù)脈沖作用完(對下降沿觸發(fā)器指的是0期間)為止。因而端輸出脈沖有足夠的寬度，保證計數(shù)器可靠復位。到下一個計數(shù)脈沖上升沿到來時，RD=0，基本觸發(fā)器置0，將復位信號撤消，并從CP脈沖下降沿開始重新循環(huán)計數(shù)。若使用上升沿觸發(fā)的觸發(fā)器構成的計數(shù)器，圖(b)中的與非門改為與門即可。當十位片計數(shù)至“8”(即1000)和個位片計數(shù)4.3.2同步集成計數(shù)器741611．電路功能下圖是同步四位二進制計數(shù)器74161的常用邏輯電路符號。它有16個外引線端子，除電源VCC(16端)及地GND(8端)外，其余常用的輸入、輸出端子均在圖中表示出來。4.3.2同步集成計數(shù)器741611．電路功能異步清零當Cr=0時，計數(shù)器為全零狀態(tài)。因清零不需與時鐘脈沖CP同步作用，因此稱為“異步清零”。清零控制信號Cr低電平有效。同步預置當清零控制端Cr

=1，使能端P=T=1，預置控制端LD=0時，電路完成同步預置數(shù)功能。即：在CP脈沖上升沿作用下，計數(shù)器輸出QDQCQBQA=DCBA。保持功能當LD=Cr

=1時，只要P、T中有一個為0，即封鎖了四個觸發(fā)器的J、K端使其全為0，此時無論有無脈沖，各觸發(fā)器狀態(tài)保持不變。計數(shù)當LD=Cr=P=T=1時，電路完成四位同步二進制加法計數(shù)器功能。當此計數(shù)器累加到“1111”狀態(tài)時，溢出進位輸出端OC輸出一個高電平的進位信號。異步清零74161功能表

輸入輸出CPCrLDPTDCBAQDQCQBQA×↑××↑0×

×

×10×

×110×11×01111×

×

×

×DCBA×

×

×

××

×

×

××

×

×

×0000DCBA保持保持計數(shù)74161功能表2．構成任意進制計數(shù)器

74161是集成同步四位二進制計數(shù)器，也就是模16計數(shù)器，用它可構成任意進制計數(shù)器，有以下兩種方法。

(1)反饋復位法與7490集成計數(shù)器一樣，74161也有異步清零功能，因此可以采用“反饋復位法”，使復位輸入端為零，迫使計數(shù)器在正常計數(shù)過程中跳過無效狀態(tài)，實現(xiàn)所需進制的計數(shù)器。例3用“反饋復位法”使74161構成十進制計數(shù)器。解：下圖是用74161構成的十進制計數(shù)器。當計數(shù)器從0000狀態(tài)開始計數(shù)，計到1001時，計數(shù)器正常工作；當?shù)谑畟€計數(shù)脈沖上升沿到來時計數(shù)器出現(xiàn)1010狀態(tài)，與非門立刻輸出“0”使計數(shù)器復位至0000狀態(tài)，使1010為瞬間狀態(tài)，不能成為一個有效狀態(tài)，從而完成一個十進制計數(shù)循環(huán)。2．構成任意進制計數(shù)器反饋復位法實現(xiàn)十進制計數(shù)器

(2)反饋預置法利用74161具有的同步預置功能，通過反饋使計數(shù)器返回至預置的初態(tài)，也能構成任意進制計數(shù)器。例4用74161集成計數(shù)器通過“反饋預置法”構成十進制計數(shù)器。反饋復位法實現(xiàn)十進制計數(shù)器(2)反饋預置法解：圖(a)所示為按自然序態(tài)變化的十進制計數(shù)器電路。圖中A=B=C=D=0，Cr=1，當計數(shù)器從QDQCQBQA=0000開始計數(shù)后，計到第九個脈沖時，QDQCQBQA=1001，此時與非門G輸出“0”使LD=0，為74161同步預置作好了準備；當?shù)谑畟€CP脈沖上升沿作用時，完成同步預置使QDQCQBQA=DCBA=0000，計數(shù)器按自然序態(tài)完成0～9的十進制計數(shù)。與用異步復位實現(xiàn)的反饋復位法相比，這種方法構成的N進制計數(shù)器，在第N個脈沖到來時，輸出端不會出現(xiàn)瞬間的過渡狀態(tài)。另外，利用74161的進位輸出端OC，也可實現(xiàn)反饋預置構成任意進制計數(shù)器。例如把74161的初態(tài)預置成QDQCQBQA=0110狀態(tài)，利用溢出進位端形成反饋預置，則計數(shù)器就在0110～1111的后十個狀態(tài)間循環(huán)計數(shù)，構成按非自然序態(tài)計數(shù)的十進制計數(shù)器，如圖(b)所示。當計數(shù)模數(shù)M>16時，可以利用74161的溢出進位信號去鏈接高四位的74161芯片，構成八位二進制計數(shù)器等。讀者可自行思考實現(xiàn)的方案。解：圖(a)所示為按自然序態(tài)變化的十進制計數(shù)器電路。圖中用“反饋預置法”構成的十進制計數(shù)器用“反饋預置法”構成的十進制計數(shù)器專題4寄存器和移位寄存器4.4.1寄存器寄存器要存放數(shù)碼，必須有以下三個方面的功能：①數(shù)碼要存得進；②數(shù)碼要記得??；③數(shù)碼要取得出。因此寄存器中除觸發(fā)器外，通常還有一些控制作用的門電路相配合。在數(shù)字集成電路手冊中，寄存器通常有“鎖存器”和“寄存器”之別，實際上，“鎖存器”常指用同步型觸發(fā)器構成的寄存器；而一般所說的“寄存器”是指用無空翻現(xiàn)象的時鐘觸發(fā)器(即邊沿型觸發(fā)器)構成的寄存器。下圖為由觸發(fā)器組成的四位數(shù)碼寄存器，將欲寄存的數(shù)碼預先分別加在各觸發(fā)器的輸入端，在存數(shù)指令(脈沖上升沿)的作用下，待存數(shù)碼將同時存入相應的觸發(fā)器中，又可以同時從各觸發(fā)器的端輸出，所以稱其為并行輸入、并行輸出的寄存器。

專題4寄存器和移位寄存器4.4.1寄存器四位數(shù)碼寄存器這種寄存器的特點是在存入新的數(shù)碼時自動清除寄存器的原始數(shù)碼，即只需要一個存數(shù)脈沖就可將數(shù)碼存入寄存器，常稱其為單拍接收方式的寄存器。集成寄存器的種類很多，在掌握其基本工作原理的基礎上，通過查閱手冊可進一步了解其特性并靈活應用。四位數(shù)碼寄存器這種寄存器的特點是在存入新的數(shù)碼時自動清除寄存4.4.2移位寄存器寄存器中存放的各種數(shù)據(jù)，有時需要依次移位(或低位向相鄰高位移動或高位向相鄰低位移動)，以滿足數(shù)據(jù)處理的需求。如：將一個四位二進制數(shù)左移一位相當于該數(shù)進行乘以2運算：右移一位相當于該數(shù)進行除以2的運算。具有移位功能的寄存器稱為移位寄存器。一、單向移位寄存器由D觸發(fā)器構成的右移寄存器如圖所示。左邊觸發(fā)器的輸出接至相鄰右邊觸發(fā)器的輸入端D，輸入數(shù)據(jù)由最左邊觸發(fā)器FF0的輸入端D0接入，D0為串行輸入端，Q3為串行輸出端，Q3～Q0為并行輸出端。

設寄存器的原始狀態(tài)為Q3Q2Q1Q0=0000將數(shù)據(jù)1101從高位至低位依次移至寄存器時，因為邏輯圖中最高位寄存器單元FF3位于最右側，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則4.4.2移位寄存器寄存器中存放的各種數(shù)據(jù)，有設寄存器的原始狀態(tài)為Q3Q2Q1Q0=0000將數(shù)據(jù)1101從高位至低位依次移至寄存器時，因為邏輯圖中最高位寄存器單元FF3位于最右側，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則第一個CP↑到來時，Q3Q2Q1Q0=0001

第二個CP↑到來時，Q3Q2Q1Q0=0011

第三個CP↑到來時，Q3Q2Q1Q0=0110

第四個CP↑到來時，Q3Q2Q1Q0=1101單向右移寄存器設寄存器的原始狀態(tài)為Q3Q2Q1Q0=0000將數(shù)據(jù)1101此時，并行輸出端Q3Q2Q1Q0的數(shù)碼與輸入相對應，完成了將四位串行數(shù)據(jù)輸入并轉換為并行數(shù)據(jù)輸出的過程。其工作時序圖由上圖(b)所示。顯然，若以端Q3作為輸出端，再經4個CP脈沖后，已經輸入的并行數(shù)據(jù)可依次從Q3端串行輸出，即可組成串行輸入、串行輸出的移位寄存器。如果將右邊觸發(fā)器的輸出端接至相鄰左邊觸發(fā)器的數(shù)據(jù)輸入端，待存數(shù)據(jù)由最右邊觸發(fā)器的數(shù)據(jù)輸入端串行輸入，則構成左移移位寄存器。請讀者自行畫出該電路圖。除用觸發(fā)器外，也可用JK、RS觸發(fā)器構成寄存器，只需將JK或RS觸發(fā)器轉換為D觸發(fā)器功能即可。但T觸發(fā)器不能用來構成移位寄存器。二、雙向移位寄存器在單向移位寄存器的基礎上，增加由門電路組成的控制電路就可以構成既能左移也能右移的雙向移位寄存器。下圖所示為集成雙向移位寄存器74194的邏輯圖和邏輯符號。此時，并行輸出端Q3Q2Q1Q0的數(shù)碼與輸入相1．電路結構四位雙向通用移位寄存器74194(74LSl94、74S194等)的邏輯圖由4個下降沿觸發(fā)器的RS觸發(fā)器和四個與或(非)門及緩沖門組成。對外共有16個引線端子，其中第16端為電源Ucc端子，8端為地端子。A、B、C、D(3～6端子)為并行數(shù)據(jù)輸入端，QA、QB、QC、QD(15、14、13、12端子)為并行輸出端，DL(7端子)為左移串行數(shù)據(jù)輸入端，DR(2端子)為右移串行數(shù)據(jù)輸入端，Cr(1端子)為異步清零端，CP(11端子)為脈沖控制端，S1、S0(9、10端子)為工作方式控制端。1．電路結構2．邏輯功能（1）異步清零當Cr=0時，經緩沖門G2送到各RS觸發(fā)器一個復位信號，使各位觸發(fā)器在該復位信號作用下清零。因為清零工作不需要CP脈沖的作用，稱為異步清零。移位寄存器正常工作時，必須保持Cr=1(高電平)。（2）靜態(tài)保持功能當CP=0時，各觸發(fā)器沒有時鐘變化沿，因此將保持原來狀態(tài)。（3）正常工作時①并行置數(shù)。當S1S0=11時，4個與或（非）門中自上而下的第三個與門被打開（其它三個與門關閉），并行輸入數(shù)據(jù)A、B、C、D在時鐘脈沖上升沿作用下，送入各RS觸發(fā)器中，即各觸發(fā)器的次態(tài)為(QAQBQCQD)n+1=ABCD

②右移。當S1S0=01時，4個與或（非）門中自上而下的第一個與門打開，右移串行輸入數(shù)據(jù)DR送入FFA觸發(fā)器使QAn+1＝DR；QBn+1＝QA，……；在CP脈沖上升沿作用下完成右移。③左移。當S1S0=10時，4個與或（非）門中自上而下的第四個與門打開，左移串行數(shù)據(jù)DL送入FFD觸發(fā)器使QDn+1＝DL；QCn+1＝QDn，……；在CP脈沖上升沿作用下完成左移。2．邏輯功能④保持（動態(tài)保持）。當S1S0=00時，4個與或（非）門中自上而下的第二個與門打開，各觸發(fā)器將其輸出送回自身輸入端，所以，在CP脈沖作用下，各觸發(fā)器仍保持原狀態(tài)不變。集成移位寄存器74194具有清零、靜態(tài)保持、并行置數(shù)、左移、右移和動態(tài)保持功能，是功能較為齊全的雙向移位寄存器，其邏輯功能如下表④保持（動態(tài)保持）。當S1S0=00時，4個與四位雙向移位寄存器74194的功能表輸入輸出功能清零方式控制時鐘串行輸入并行輸入CrS1S0CPDLDRABCDQAn+1QBn+1QCn+1QDn+10×××××××××0000清零1××0××××××QAnQBnQCnQDn保持111↑××ABCDABCD并行置數(shù)111010↑↑0×1×××××××××QBnQCnQDn0QBnQCnQDn

1左移11010l↑↑×0×1××××××××0QAnQBnQCn1QAnQBnQCn右移100↑××××××QAnQBnQCnQDn保持四位雙向移位寄存器74194的功能表輸入輸出任務1二十四進制計數(shù)器的仿真與測試仿真內容（1）單擊電子仿真軟件Multisim10基本界面元件工具條上的“PlaceTTL”按鈕，從彈出的對話框“Family”欄中選擇“74LS”，再在“Component”欄中選取“74LS00D”1只、“74LS248N”2只，將它們放置在電子平臺上。（2）單擊元件工具條中的“PlaceCMOS”按鈕，在彈出的對話框中，在“Family”欄中選擇“CMOS_5V”，再在“Component”欄中選取“4518BD_5V”1只。如仿真圖一所示，將它們放置在電子平臺上。（3）從元件工具條中調出其它元件，連成24進制計數(shù)器仿真電路。如仿真圖二所示。（4）CLK（CP1）的計數(shù)脈沖用單刀雙擲開關模擬，開啟仿真開關，記錄并分析仿真結果。任務1二十四進制計數(shù)器的仿真與測試仿真內容仿真圖一

仿真圖一仿真圖二

仿真圖二記錄表

脈沖CP個數(shù)顯示字型123......2526記錄表脈沖CP個數(shù)顯示字型123......2526實訓報告（1）畫出仿真電路圖。（2）分析二十四進制計數(shù)器工作原理。（3）記錄并分析仿真結果。實訓報告任務2二十四進制計數(shù)器的制作與測試4.6.1電路功能介紹

如圖所示。計數(shù)器CD4518對輸入的脈沖進行計數(shù)，計數(shù)結果送入字符譯碼器并驅動數(shù)碼管，使之顯示單脈沖發(fā)生器產生的脈沖個數(shù)。任務2二十四進制計數(shù)器的制作與測試4.6.1電路功能介紹24進制計數(shù)及顯示實訓電路圖24進制計數(shù)及顯示實訓電路圖4.6.2電路連接調試CPENCR功能××1復位↑10加計數(shù)0↓0加計數(shù)↓×0保持×↑0保持↑00保持1↓0保持CD4518功能表4.6.2電路連接調試CPENCR功能××1復位↑10加計數(shù)1.連接電路初步了解CD4518、74LS48和數(shù)碼管的功能，確定CD4518、74LS48、74LS00的管腳排列，了解各管腳的功能（CD4518功能如表4-10）。檢測器件，按實訓電路圖連接電路，檢查電路，確認無誤后再接電源。2.電路邏輯關系檢測記錄輸入脈沖數(shù)，同時記錄數(shù)碼管顯示的數(shù)字，并將結果填入表中。1.連接電路脈沖CP個數(shù)顯示字型123......252624進制電路顯示測試表脈沖CP個數(shù)顯示字型123......252624進制電路顯74項目四計數(shù)分頻電路設計與裝調專題1二進制計數(shù)器專題2十進制計數(shù)器專題3任意進制計數(shù)器專題4寄存器和移位寄存器任務1二十四進制計數(shù)器的仿真與測試任務2二十四進制計數(shù)器的制作與測試項目四計數(shù)分頻電路設計與裝調專題1二進制計數(shù)器本項目就是通過對給定十進制同步計數(shù)器CD4518功能表的分析，結合計數(shù)分頻電路的學習，設計、制作與調試24進制計數(shù)器電路。項目電路的功能是對輸入脈沖的個數(shù)進行遞增計數(shù)，將計數(shù)器D4518輸出的二進制代碼輸入到由74LS48和數(shù)碼管組成的譯碼顯示電路，并通過譯碼顯示電路將所計的脈沖數(shù)顯示出來。項目中專題部分詳細的介紹了計數(shù)器的工作原理和時序電路的分析方法，集成計數(shù)器的工作原理及計數(shù)器的電路設計，寄存器的工作原理和功能應用。大家在學習過程中要重點把握兩點：一是要能夠熟練應用時序電路分析方法判斷進制時序電路的邏輯功能；二是要能夠根據(jù)集成計數(shù)器的功能表熟練設計不同進制計數(shù)器。本項目就是通過對給定十進制同步計數(shù)器C專題1二進制計數(shù)器4.1.1時序電路分析方法1．確定電路時鐘脈沖觸發(fā)方式，寫時鐘方程時序電路可分為同步和異步電路。同步時序電路中各觸發(fā)器的時鐘端均與總時鐘端相連，即CP1=CP2=…=CP，這樣在分析電路時每一個觸發(fā)器所受的時鐘控制是相同的。異步時序電路中各觸發(fā)器的時鐘端不是完全相同的，故在分析電路時需要分別考慮，以確定各觸發(fā)器的翻轉條件。2．列方程組：驅動方程、次態(tài)方程、輸出方程驅動方程即為各觸發(fā)器輸入信號的邏輯表達式，它們決定著觸發(fā)器次態(tài)方程，驅動方程必須根據(jù)邏輯圖的連線得出。次態(tài)方程也稱狀態(tài)方程，它表示了觸發(fā)器次態(tài)和現(xiàn)態(tài)之間的關系，它是將各觸發(fā)器驅動方程代入特性方程而得到的。若電路有外部輸出，如計數(shù)器的進位輸出等，可寫出電路的輸出方程。3．列狀態(tài)轉換表、畫狀態(tài)轉換圖、時序圖狀態(tài)轉換表是將電路所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應的次態(tài)并列成表。狀態(tài)轉換圖是將狀態(tài)轉換表變成了圖形的形式，時序圖即為該電路的波形圖。專題1二進制計數(shù)器4.1.1時序電路分析方法4．分析電路邏輯功能，判斷是否具有自啟動功能以上歸納的只是一般的分析方法，在分析每個具體的電路時不一定都需要按上述步驟按部就班地進行。例如對于一些簡單的電路，有時可以直接列出狀態(tài)轉換表并得到狀態(tài)轉換圖。此外，在分析異步時序邏輯電路時，原則上仍然可以按上述步驟進行。不過由于異步時序邏輯電路中的觸發(fā)器不是共用同一個時鐘信號，所以每次電路狀態(tài)發(fā)生轉換時，不一定每一個觸發(fā)器都有時鐘（觸發(fā)）信號到達，而且加到不同觸發(fā)器上的時鐘信號在時間上也可能有先有后。而只有在時鐘信號到達時，觸發(fā)器才會按照狀態(tài)方程決定的次態(tài)翻轉，否則觸發(fā)器的狀態(tài)將保持不變。因此，在每次電路狀態(tài)轉換時，必須首先確定每一個觸發(fā)器是否會有時鐘信號到達以及到達的時間，然后才能按狀態(tài)方程確定它的次態(tài)。顯然，異步時序邏輯電路的分析要比同步時序邏輯電路的分析更復雜一些。4．分析電路邏輯功能，判斷是否具有自啟動功能【例4.1】

判斷下圖的電路功能?！纠?.1】判斷下圖的電路功能。（1）寫出時鐘方程CP0=CP1=CP2=CP（2）寫出驅動方程J0=Q2，K0=Q2;J1=Q0,K1=Q0;J2=Q1Q0,K2=Q2（3）寫出次態(tài)方程

Q0n+1=Q2Q0+Q2Q0;Q1n+1=Q1Q0+Q1Q0;Q2n+1=Q2Q1Q0（4）列出狀態(tài)轉換表（5）畫出狀態(tài)轉換圖（6）歸納邏輯功能該電路是一個同步5進制加法計數(shù)器，具有自啟動功能。（1）寫出時鐘方程CP0=CP1=CP2=CP狀態(tài)轉換表

CPQ2Q1Q0Q2n+1Q1n+1Q0n+110000012001010301001140111005100000110101111100101111001狀態(tài)轉換表CPQ2Q1狀態(tài)轉換圖

000001111010100101011110狀態(tài)轉換圖0000011110101001010111104.1.2異步二進制計數(shù)器計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個數(shù)的電路。計數(shù)器的分類：1．按計數(shù)進制分二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。二進制計數(shù)器是結構最簡單的計數(shù)器，但應用很廣。

4.1.2異步二進制計數(shù)器計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個2．按數(shù)字的變化規(guī)律加法計數(shù)器：隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路稱作減法計數(shù)器。加/減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進行特殊跳轉，狀態(tài)轉換圖中構成封閉的計數(shù)環(huán)。3．按計數(shù)器中觸發(fā)器翻轉是否同步分異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內部提供，應翻轉的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器。同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應翻轉的觸發(fā)器同時翻轉的計數(shù)器，稱作同步計數(shù)器。2．按數(shù)字的變化規(guī)律異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端。當計數(shù)脈沖到來時，各觸發(fā)器的翻轉時刻不同。分析時，要特別注意各觸發(fā)器翻轉所對應的有效時鐘條件。異步二進制計數(shù)器是計數(shù)器中最基本最簡單的電路，它一般由接成計數(shù)型的觸發(fā)器連接而成，計數(shù)脈沖加到最低位觸發(fā)器的CP端，低位觸發(fā)器的輸出Q作為相鄰高位觸發(fā)器的時鐘脈沖。1．異步二進制加法計數(shù)器必須滿足二進制加法原則：逢二進一（1+1=10，即Q由1→0時有進位。）組成二進制加法計數(shù)器時，各觸發(fā)器應當滿足：①每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當?shù)臀挥|發(fā)器由1變?yōu)?時，應輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端（1）JK觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖下降沿觸發(fā)）①電路組成

3位異步二進制加法計數(shù)器（1）JK觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖下②工作原理③計數(shù)器的狀態(tài)轉換表

②工作原理③計數(shù)器的狀態(tài)轉換表873位二進制加法計數(shù)器狀態(tài)轉換表CP順序Q2Q1Q0等效十進制數(shù)0000010011201023011341004510156110671117800003位二進制加法計數(shù)器狀態(tài)轉換表CP順序Q288④時序圖3位二進制加法計數(shù)器的時序圖④時序圖3位二進制加法計數(shù)器的時序圖⑤狀態(tài)轉換圖

3位二進制加法計數(shù)器的狀態(tài)轉換圖圓圈內表示Q2Q1Q0的狀態(tài)

用箭頭表示狀態(tài)轉換的方向

⑤狀態(tài)轉換圖3位二進制加法計數(shù)器的狀態(tài)轉換圖圓圈內⑥結論

如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進制加法計數(shù)器或稱為模8加法計數(shù)器。

如果計數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4f0，Q2輸出波形的頻率為1/8f0。這說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。

⑥結論如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個（2）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖上升沿觸發(fā)）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器(a)電路圖（b）時序圖（2）由D觸發(fā)器構成的3位異步二進制加法計數(shù)器（用CP脈沖上2．異步二進制減法計數(shù)器必須滿足二進制數(shù)的減法運算規(guī)則：0-1不夠減，應向相鄰高位借位，即10-1＝1。

組成二進制減法計數(shù)器時，各觸發(fā)器應當滿足：

①每輸入一個計數(shù)脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當?shù)臀挥|發(fā)器由0變?yōu)?時，應輸出一個借位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。

2．異步二進制減法計數(shù)器必須滿足二進制數(shù)的減法運算規(guī)則JK觸發(fā)器組成的3位異步二進制減法計數(shù)器（用CP脈沖下降沿觸發(fā)）。3位異步二進制減法計數(shù)器(a)邏輯圖(b)時序圖JK觸發(fā)器組成的3位異步二進制減法計數(shù)器（用CP脈沖下降沿觸3位二進制減法計數(shù)器狀態(tài)表

CP順序Q2Q1Q0等效十進制數(shù)0000011117211063101541004501136010270011800003位二進制減法計數(shù)器狀態(tài)表CP順序Q2Q1953位異步二進制減法計數(shù)器的狀態(tài)轉換圖

圓圈內表示Q2Q1Q0的狀態(tài)用箭頭表示狀態(tài)轉換的方向

3位異步二進制減法計數(shù)器的狀態(tài)轉換圖圓圈內表示Q2Q1Q0異步二進制計數(shù)器的構成方法可以歸納為：①N位異步二進制計數(shù)器由N個計數(shù)型（T′）觸發(fā)器組成。②若采用下降沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出減法計數(shù)器的借位信號從Q端引出若采用上升沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出減法計數(shù)器的借位信號從Q端引出

N位二進制計數(shù)器可以計2N個數(shù)，所以又可稱為2N進制計數(shù)器。

異步二進制計數(shù)器的構成方法可以歸納為：異步計數(shù)器的特點：異步計數(shù)器的最大優(yōu)點是電路結構簡單。其主要缺點是：由于各觸發(fā)器翻轉時存在延遲時間，級數(shù)越多，延遲時間越長，因此計數(shù)速度慢；同時由于延遲時間在有效狀態(tài)轉換過程中會出現(xiàn)過渡狀態(tài)造成邏輯錯誤?；谏鲜鲈?，在高速的數(shù)字系統(tǒng)中，大都采用同步計數(shù)器。異步計數(shù)器的特點：5.2.2同步二進制計數(shù)器同步計數(shù)器中，各觸發(fā)器的翻轉與時鐘脈沖同步。同步計數(shù)器的工作速度較快，工作頻率也較高。1．同步二進制加法計數(shù)器（1）設計思想：①所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數(shù)加1。5.2.2同步二進制計數(shù)器（2）當?shù)臀蝗?時再加1，則低位向高位進位。

1＋1＝10

11＋1＝100

111＋1＝1000

1111＋1＝10000

……可得到T的表達式為：T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0（2）當?shù)臀蝗?時再加1，則低位向高位進位。T0=J0=K4位二進制加法計數(shù)器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位二進制加法計數(shù)器的狀態(tài)轉換表CP順序Q3Q24位同步二進制加法計數(shù)器的時序圖

4位同步二進制加法計數(shù)器的時序圖4位同步二進制加法計數(shù)器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q04位同步二進制加法計數(shù)器T0=J0=K0=12．同步二進制減法計數(shù)器（1）設計思想：①所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當?shù)臀徊幌蚋呶唤栉粫r，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當?shù)臀幌蚋呶唤栉粫r，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數(shù)減1。2．同步二進制減法計數(shù)器（1）設計思想：（2）觸發(fā)器的翻轉條件是：當?shù)臀挥|發(fā)器的Q端全1時再減1，則低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111

……可得到T的表達式為：（2）觸發(fā)器的翻轉條件是：當?shù)臀挥|發(fā)器的Q4位二進制減法計數(shù)器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600004位二進制減法計數(shù)器的狀態(tài)轉換表CP順序Q3Q23．同步二進制可逆計數(shù)器將加法和減法計數(shù)器綜合起來，由控制門進行轉換，可得到可逆計數(shù)器。S為加／減控制端S=1時，加法計數(shù)S=0時，減法計數(shù)4位同步二進制可逆計數(shù)器3．同步二進制可逆計數(shù)器4位同步二進制可逆計數(shù)器專題2十進制計數(shù)器雖然二進制計數(shù)器有電路結構簡單、運算方便等優(yōu)點，但人們仍習慣于用十進制計數(shù)，特別是當二進制數(shù)的位數(shù)較多時，要較快地讀出數(shù)據(jù)就比較困難。因此，數(shù)字系統(tǒng)中經常要用到十進制計數(shù)器。十進制計數(shù)器的每一位計數(shù)單元需要有十個穩(wěn)定的狀態(tài)，分別用0～9十個數(shù)碼表示。直接找到一個具有十個穩(wěn)定狀態(tài)的元件是非常困難的。目前廣泛采用的方法，是用若干個最簡單的具有兩個穩(wěn)態(tài)的觸發(fā)器組合成一位十進制計數(shù)器。如果用M表示要求的計數(shù)器的模數(shù)，N表示組成計數(shù)器的觸發(fā)器個數(shù)，則應有2N≥M的關系。對于十進制計數(shù)器而言，M=10，則N至少為4，即由四位觸發(fā)器組成一位十進制計數(shù)器。前面已經討論了，四位觸發(fā)器可組成四位二進制計數(shù)器，有16個狀態(tài)，用其組成十進制計數(shù)器只需10個狀態(tài)來分別對應0～9十個數(shù)碼，而需剔除其余的6個狀態(tài)。這種表示一位十進制數(shù)的一組四位二進制數(shù)碼，稱為二一十進制代碼或稱BCD碼，所以十進制計數(shù)器也常稱為二一十進制計數(shù)器。從四位二進制的16組數(shù)碼中選取10組二一十進制代碼的方法稱為編碼，常見的BCD碼有“8421”碼、“2421”碼、“5421”碼等。下面通過兩個具體電路來說明十進制計數(shù)器的功能及分析方法。專題2十進制計數(shù)器雖然二進制計數(shù)器有電路結下圖是兩個異步十進制計數(shù)器的邏輯電路圖，從圖中可見，各觸發(fā)器的時鐘脈沖端不受同一脈沖控制，各個觸發(fā)器的翻轉除受J、K端控制外還要看是否具備翻轉的時鐘條件。異步10進制計數(shù)器圖(a)所示的電路分析步驟如下。(1)寫出時鐘方程CP1=CP,CP2=Q1,CP3=CP,CP0=Q3下圖是兩個異步十進制計數(shù)器的邏輯電路圖，從圖中可見，各觸發(fā)器

(2)寫出驅動方程J1=Q3,K1=1;J2=1,K2=1;J3=Q2Q1,K3=1;J0=1,K0=1(3)寫出次態(tài)方程此時要