第五章微機(jī)原理匯編與接口技術(shù)第二朱定華PPT資料

第五章微機(jī)(wēijī)原理匯編與接口技術(shù)第二朱定華第一頁(yè)，共40頁(yè)。5.1存儲(chǔ)器概述(ɡàishù)存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶功能部件(bùjiàn)，是用來(lái)存放程序和數(shù)據(jù)的硬件裝置第二頁(yè)，共40頁(yè)。5.1.1存儲(chǔ)器的類(lèi)型(lèixíng)1.按工作(gōngzuò)時(shí)與CPU聯(lián)系密切程度分為：主存（內(nèi)存）→直接和CPU交換信息,且按存儲(chǔ)單元讀/寫(xiě)數(shù)據(jù),速度快.輔存（外存）→不能直接和CPU交換信息，作主存的外援,存放暫時(shí)不執(zhí)行的程序和數(shù)據(jù),它只是(zhǐshì)在需要時(shí)與主存進(jìn)行批量數(shù)據(jù)交換,容量大,速度慢

2.按存儲(chǔ)單元材料分為：半導(dǎo)體存儲(chǔ)器→常作主存磁存儲(chǔ)器→磁帶,磁盤(pán)光存儲(chǔ)器→光盤(pán)第三頁(yè)，共40頁(yè)。5.1.1存儲(chǔ)器的類(lèi)型(lèixíng)3.按存儲(chǔ)器讀寫(xiě)工作方式(fāngshì)分為：隨機(jī)存儲(chǔ)器(RAM)→任何存儲(chǔ)單元都能隨時(shí)讀寫(xiě)只讀存儲(chǔ)器(ROM)→聯(lián)機(jī)(liánjī)工作時(shí)只能讀出不能寫(xiě)入

4.按存儲(chǔ)器讀寫(xiě)數(shù)據(jù)的方式分為：并行存儲(chǔ)器串行存儲(chǔ)器第四頁(yè)，共40頁(yè)。5.1.2存儲(chǔ)器的性能指標(biāo)與分級(jí)(fēnjí)結(jié)構(gòu)1.存儲(chǔ)器的性能指標(biāo)4項(xiàng)：存儲(chǔ)容量、存取速度、可靠性、性能價(jià)格比存儲(chǔ)容量→用其存儲(chǔ)的二進(jìn)制位信息量描述，表示為：容量=字?jǐn)?shù)×字長(zhǎng).微機(jī)(wēijī)中均以字節(jié)編址，常表示為：容量=字?jǐn)?shù)×8如，486主存8MB=8M*8第五頁(yè)，共40頁(yè)。5.1.2存儲(chǔ)器的性能指標(biāo)與分級(jí)(fēnjí)結(jié)構(gòu)1.存儲(chǔ)器的性能指標(biāo)存取速度是指從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器輸入或輸出有效數(shù)據(jù)所需要的時(shí)間對(duì)存儲(chǔ)器的要求是容量大、速度快、可靠性高、成本低，但在一個(gè)存儲(chǔ)器中難以全部達(dá)到.目前(mùqián)在計(jì)算機(jī)系統(tǒng)中，采用分級(jí)結(jié)構(gòu)第六頁(yè)，共40頁(yè)。5.1.2存儲(chǔ)器的性能指標(biāo)與分級(jí)(fēnjí)結(jié)構(gòu)2.存儲(chǔ)器的分級(jí)(fēnjí)結(jié)構(gòu)目前采用較多的是3級(jí)存儲(chǔ)器結(jié)構(gòu),即高速緩沖存儲(chǔ)器（Cache）、內(nèi)存和輔存.CPU能直接訪(fǎng)問(wèn)高速緩存和內(nèi)存,不能直接訪(fǎng)問(wèn)輔存,輔存中的信息必須(bìxū)先調(diào)入內(nèi)存才能由CPU進(jìn)行處理第七頁(yè)，共40頁(yè)。5.1.2存儲(chǔ)器的性能指標(biāo)與分級(jí)(fēnjí)結(jié)構(gòu)2.存儲(chǔ)器的分級(jí)(fēnjí)結(jié)構(gòu)高速緩存CACHE又稱(chēng)快存，由SRAM構(gòu)成，用來(lái)臨時(shí)存放指令和數(shù)據(jù)，速度快，容量小內(nèi)存存放運(yùn)行期間的大量程序和數(shù)據(jù)，多由MOS動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)組成輔存一般由磁表面存儲(chǔ)器構(gòu)成，用來(lái)存放系統(tǒng)程序、大型文件(wénjiàn)及數(shù)據(jù)庫(kù)等三種存儲(chǔ)器構(gòu)成3級(jí)存儲(chǔ)管理，各級(jí)職能和要求不同.快存追求速度，以和CPU速度匹配；輔存追求容量大；主存介于兩者之間，對(duì)容量，速度都有一定要求第八頁(yè)，共40頁(yè)。5.15.3存儲(chǔ)器概述(ɡàishù)常用(chánɡyònɡ)的存儲(chǔ)器芯片存儲(chǔ)器與CPU的接口(jiēkǒu)第五章半導(dǎo)體存儲(chǔ)器5.2第九頁(yè)，共40頁(yè)。5.2常用(chánɡyònɡ)的存儲(chǔ)器芯片5.2.1半導(dǎo)體存儲(chǔ)器芯片(xīnpiàn)的結(jié)構(gòu)存儲(chǔ)器芯片(xīnpiàn)的組成第十頁(yè)，共40頁(yè)。掩模ROM→內(nèi)容由廠家在生產(chǎn)過(guò)程中按用戶(hù)要求寫(xiě)入，用戶(hù)不可更改可編程ROM（PROM）→內(nèi)容由用戶(hù)自行寫(xiě)入，寫(xiě)入后不可更改紫外線(xiàn)擦除PROM（EPROM）→使用(shǐyòng)前內(nèi)容可由用戶(hù)更改，工作過(guò)程中只能讀不能再寫(xiě)電擦除PROM（EEPROM）→可隨時(shí)進(jìn)行讀/寫(xiě)，能長(zhǎng)保存信息，斷電后不丟失5.2.2只讀存儲(chǔ)器ROM第十一頁(yè)，共40頁(yè)。1.EPROM常用(chánɡyònɡ)EPROM以1片2716(2K×8)為最基本容量.如：2732→4K×8，2764→8K×8，27128→16K×8，27256→32K×8右圖為2716等只讀存儲(chǔ)器芯片的引線(xiàn)(yǐnxiàn)排列：5.2.2只讀存儲(chǔ)器ROM第十二頁(yè)，共40頁(yè)。2.EEPROM常用芯片有2816(2K×8)、2817(2K×8)和2864(8K×8).2816和2864的引線(xiàn)排列(páiliè)與同容量的6116和6264兼容，2817和2864A的引線(xiàn)排列(páiliè)如圖所示：5.2.2只讀存儲(chǔ)器ROM第十三頁(yè)，共40頁(yè)。CE→芯片允許信號(hào)WE→寫(xiě)允許信號(hào)OE→輸出允許信號(hào)RDY/BUSY→擦寫(xiě)狀態(tài)信號(hào)線(xiàn).擦除和寫(xiě)入時(shí)，置為高電平；寫(xiě)入完成(wánchéng)，置為低電平2816、2817和2864的主要性能指標(biāo)：讀取時(shí)間250ns、寫(xiě)入時(shí)間10ns(2816為15ns)、字節(jié)擦除時(shí)間10ns（2816為15ns）、讀操作電壓5V、擦寫(xiě)操作電壓5V、操作電流110mA5.2.2只讀存儲(chǔ)器ROM2.EEPROM

第十四頁(yè)，共40頁(yè)。2817和2864A的引線(xiàn)(yǐnxiàn)排列如圖所示：第十五頁(yè)，共40頁(yè)。3.閃速存儲(chǔ)器閃速存儲(chǔ)器與一般EEPROM不同之處在于(zàiyú)，閃速存儲(chǔ)器芯片為整體電擦除并需要為其提供12V編程電壓.但它的擦除和編程速度高、集成度高、可靠性高、功耗低、價(jià)格低，其整體性能優(yōu)于一般EEPROM5.2.2只讀存儲(chǔ)器ROM第十六頁(yè)，共40頁(yè)。雙極型RAM→主要用在高速微機(jī)(wēijī)中.

靜態(tài)RAM→不需刷新;功耗大;適宜于MOS型RAM存儲(chǔ)容量較小的系統(tǒng)中使用動(dòng)態(tài)RAM→需刷新;集成度高;功耗低;適于構(gòu)成大容量的存儲(chǔ)器系統(tǒng)1.靜態(tài)RAM常用(chánɡyònɡ)的靜態(tài)RAM（SRAM）芯片有：6116、6264、62128、622565.2.3隨機(jī)(suíjī)讀寫(xiě)存儲(chǔ)器RAM第十七頁(yè)，共40頁(yè)。1K位存儲(chǔ)器芯片，有1024×1位、256×4位和128×8位等不同結(jié)構(gòu).而存儲(chǔ)器芯片則由地址總線(xiàn)中剩余的高位線(xiàn)來(lái)選擇，這就是片選2816、2817和2864的主要性能指標(biāo)：讀取時(shí)間250ns、寫(xiě)入時(shí)間10ns(2816為15ns)、字節(jié)擦除時(shí)間10ns（2816為15ns）、讀操作電壓5V、擦寫(xiě)操作電壓5V、操作電流110mA單元數(shù)24816…2565121K2K4K8K16K32K64K閃速存儲(chǔ)器與一般EEPROM不同之處在于(zàiyú)，閃速存儲(chǔ)器芯片為整體電擦除并需要為其提供12V編程電壓.輔存（外存）→不能直接和CPU交換信息，作主存的外援,存放暫時(shí)不執(zhí)行的程序和數(shù)據(jù),它只是(zhǐshì)在需要時(shí)與主存進(jìn)行批量數(shù)據(jù)交換,容量大,速度慢有的DIMM內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的EEPROM，稱(chēng)為串行在片檢測(cè)(serialpresencedetect)。隨機(jī)存儲(chǔ)器(RAM)→任何存儲(chǔ)單元都能隨時(shí)讀寫(xiě)2只讀存儲(chǔ)器ROM存儲(chǔ)器芯片(xīnpiàn)的片選線(xiàn)與地址總線(xiàn)的連接1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接ROM→將芯片的輸出允許線(xiàn)OE直接與8088的存儲(chǔ)器讀信號(hào)MEMR相連(xiānɡlián)常用芯片有64K×1、64K×4、1M×1、1M×4等。存儲(chǔ)器概述(ɡàishù)存儲(chǔ)容量→用其存儲(chǔ)的二進(jìn)制位信息量描述，表示為：容量=字?jǐn)?shù)×字長(zhǎng).如：6264芯片的引線(xiàn)和功能(gōngnéng)如下如：6116芯片（存儲(chǔ)容量2KB）的引線(xiàn)和功能(gōngnéng)如下

2K×8=2048×8=16384個(gè)存儲(chǔ)元件，用11根地址線(xiàn)對(duì)其進(jìn)行地址譯碼，以便對(duì)2K個(gè)單元進(jìn)行選擇，選中的8個(gè)存儲(chǔ)元件的二進(jìn)制信息同時(shí)輸入/輸出，數(shù)據(jù)的方向由CE，WE，OE一起控制5.2.3隨機(jī)(suíjī)讀寫(xiě)存儲(chǔ)器RAM第十八頁(yè)，共40頁(yè)。如：6264芯片的引線(xiàn)和功能(gōngnéng)如下A12～A0地址輸入D7～D0數(shù)據(jù)輸入輸出CE1片選1CE2片選2WE寫(xiě)允許OE輸出允許5.2.3隨機(jī)(suíjī)讀寫(xiě)存儲(chǔ)器RAM第十九頁(yè)，共40頁(yè)。2.動(dòng)態(tài)RAM和內(nèi)存條(1)動(dòng)態(tài)RAM常用芯片有64K×1、64K×4、1M×1、1M×4等。2164A芯片的引線(xiàn)和功能如下圖所示。4個(gè)128×128的存儲(chǔ)(cúnchǔ)矩陣、128選1行譯碼器、128選1列譯碼器、行地址鎖存器、列地址鎖存器、“4選1”I/O控制門(mén)和多路開(kāi)關(guān)第二十頁(yè)，共40頁(yè)。(2)內(nèi)存條內(nèi)存條是一塊焊接了多片存儲(chǔ)器并帶接口引腳的小型印刷電路板，將其插入主板上的存儲(chǔ)器插槽中即可。SIMM(singlein-linememorymodules)是一種8位數(shù)據(jù)寬，帶32條單邊引線(xiàn)(yǐnxiàn)或32位數(shù)據(jù)寬度帶72條引線(xiàn)(yǐnxiàn)的內(nèi)存條。DIMM(dualin-linememorymodules)是一種64位數(shù)據(jù)寬度帶168條引線(xiàn)(yǐnxiàn)的內(nèi)存條，Pentium系列微機(jī)主板上只要插上一條即可工作。DIMM內(nèi)存條由8片8位數(shù)據(jù)寬度的同型號(hào)IC芯片組成，有的則由9片組成，增加的1片作校驗(yàn)位用。有的DIMM內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的EEPROM，稱(chēng)為串行在片檢測(cè)(serialpresencedetect)。第二十一頁(yè)，共40頁(yè)。3.非易失性隨機(jī)存儲(chǔ)器NVRAM(nonvolatileRAM)非易失性隨機(jī)存儲(chǔ)器NVRAM是一種斷電后信息不丟失的RAM。目前NVRAM主要有兩種形式：電池式NVRAM和形影式NVRAM。電池式NVRAM由靜態(tài)隨機(jī)存儲(chǔ)器SRAM、備用電池和切換電路組成。備用電池在外接電源斷開(kāi)或下降至3V時(shí)自動(dòng)接入電路繼續(xù)供電，以免信息丟失。電池式NVRAM芯片的引線(xiàn)排列與SRAM芯片兼容。形影式NVRAM由SRAM和EEPROM組成。SRAM和EEPROM的存儲(chǔ)容量相同，且逐位一一對(duì)應(yīng)。EEPROM中的信息必須調(diào)出后存放到SRAM中（有些芯片上電后自動(dòng)電池）才能與CPU交換信息。在正常運(yùn)行時(shí)對(duì)形影式NVRAM的讀或?qū)懖僮髦慌cSRAM交換信息。SRAM中的信息也可以存入EEPROM中，但在外接電源斷開(kāi)或發(fā)生(fāshēng)故障時(shí)，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動(dòng)保護(hù)。第二十二頁(yè)，共40頁(yè)。5.15.2存儲(chǔ)器概述(ɡàishù)常用(chánɡyònɡ)的存儲(chǔ)器芯片存儲(chǔ)器與CPU的接口(jiēkǒu)第五章半導(dǎo)體存儲(chǔ)器5.3第二十三頁(yè)，共40頁(yè)。在CPU對(duì)存儲(chǔ)器進(jìn)行(jìnxíng)讀/寫(xiě)操作時(shí)，首先要由地址總線(xiàn)給出地址，然后要發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)，最后才能在數(shù)據(jù)總線(xiàn)上進(jìn)行(jìnxíng)信息交換.所以，存儲(chǔ)器和CPU的連接，有三個(gè)部分：（1）地址線(xiàn)的連接；（2）數(shù)據(jù)線(xiàn)的連接；（3）控制線(xiàn)的連接。5.3存儲(chǔ)器與CPU的接口(jiēkǒu)第二十四頁(yè)，共40頁(yè)。計(jì)算機(jī)應(yīng)用系統(tǒng)的存儲(chǔ)器通常由多片存儲(chǔ)器芯片組成.芯片內(nèi)部的存儲(chǔ)單元由片內(nèi)的譯碼電路對(duì)芯片的地址線(xiàn)輸入的地址進(jìn)行譯碼來(lái)選擇，稱(chēng)之為字選.字選只要從地址總線(xiàn)的最低位A0開(kāi)始，把它們(tāmen)與存儲(chǔ)器芯片的地址線(xiàn)依次相連即可完成.而存儲(chǔ)器芯片則由地址總線(xiàn)中剩余的高位線(xiàn)來(lái)選擇，這就是片選5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第二十五頁(yè)，共40頁(yè)。地址(dìzhǐ)線(xiàn)數(shù)與存儲(chǔ)單元數(shù)間的關(guān)系為：存儲(chǔ)單元=2x（x為地址(dìzhǐ)線(xiàn)數(shù)）如下表所列地址(dìzhǐ)線(xiàn)數(shù)1234…8910111213141516單元數(shù)24816…2565121K2K4K8K16K32K64K5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第二十六頁(yè)，共40頁(yè)。1.存儲(chǔ)器芯片的地址線(xiàn)與地址總線(xiàn)的連接原則是，從地址總線(xiàn)的最低位A0開(kāi)始，把它們與存儲(chǔ)器芯片的地址線(xiàn)依次(yīcì)相連5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第二十七頁(yè)，共40頁(yè)。2.存儲(chǔ)器芯片(xīnpiàn)的片選線(xiàn)與地址總線(xiàn)的連接5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接直接以系統(tǒng)的高位地址作為存儲(chǔ)器芯片的片選信號(hào)，將用到的高位地址線(xiàn)接往存儲(chǔ)器芯片的片選端.當(dāng)該地址線(xiàn)為0或1時(shí)，就選中該芯片，即用一根地址線(xiàn)選通一塊芯片（1）線(xiàn)選法第二十八頁(yè)，共40頁(yè)。2.存儲(chǔ)器芯片(xīnpiàn)的片選線(xiàn)與地址總線(xiàn)的連接5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接（2）譯碼法使用譯碼器對(duì)系統(tǒng)總線(xiàn)中字選余下的高位地址線(xiàn)進(jìn)行譯碼，以其譯碼輸出作為存儲(chǔ)器芯片的片選信號(hào)第二十九頁(yè)，共40頁(yè)。2.存儲(chǔ)器芯片(xīnpiàn)的片選線(xiàn)與地址總線(xiàn)的連接5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接（2）譯碼法常用典型(diǎnxíng)譯碼器：74LS138（3-8譯碼器），其引線(xiàn)與功能如下圖：第三十頁(yè)，共40頁(yè)。例5.1用譯碼法連接容量為64K×8的存儲(chǔ)器，若用8K×8的存儲(chǔ)器芯片，共需多少片？共需多少根地址線(xiàn)？其中幾根作字選線(xiàn)？幾根作片選線(xiàn)？試用74LS138畫(huà)出譯碼電路，并標(biāo)出其輸出(shūchū)線(xiàn)的選址范圍.若改用線(xiàn)選法能夠組成多大容量的存儲(chǔ)器？試寫(xiě)出各線(xiàn)選線(xiàn)的選址范圍5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第三十一頁(yè)，共40頁(yè)。64K×8/8K×8=8,即共需要8片存儲(chǔ)器芯片(xīnpiàn)64K=65536=216，故組成64K的存儲(chǔ)器共需16根地址線(xiàn)8K=8192=213，即13根作字選線(xiàn)，選擇片內(nèi)單元16-13=3，即3根作片選線(xiàn)芯片(xīnpiàn)的13根地址線(xiàn)為A12～A0，余下的高位地址線(xiàn)是A15～A13，所以譯碼電路對(duì)A15～A13進(jìn)行譯碼，譯碼電路及譯碼輸出線(xiàn)的選址范圍如圖所示5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第三十二頁(yè)，共40頁(yè)。若改為線(xiàn)選法：A15～A133根地址(dìzhǐ)線(xiàn)各選一片8K×8的存儲(chǔ)器芯片，故僅能組成容量為24K×8的存儲(chǔ)器A15、A14和A13所選芯片的地址(dìzhǐ)范圍分別為：6000H～7FFFH、A000H～BFFFH和C000H～DFFFH5.3.1存儲(chǔ)器芯片(xīnpiàn)與地址總線(xiàn)的連接第三十三頁(yè)，共40頁(yè)。1位、4位和8位的存儲(chǔ)器芯片，其數(shù)據(jù)線(xiàn)分別為1根、2根和8根，在與8088CPU總線(xiàn)的8根數(shù)據(jù)線(xiàn)相連時(shí)，采用并聯(lián)(bìnglián)方式：1位的存儲(chǔ)器芯片，用8片，將每片的數(shù)據(jù)線(xiàn)依次與數(shù)據(jù)總線(xiàn)的8根數(shù)據(jù)線(xiàn)相連，8片的地址相同4位的存儲(chǔ)器芯片，用2片，將每片的4根數(shù)據(jù)線(xiàn)分別與數(shù)據(jù)總線(xiàn)的高4位和低4位相連，2片的地址相同8位的存儲(chǔ)器芯片，則將它的8根數(shù)據(jù)線(xiàn)分別與8根數(shù)據(jù)線(xiàn)相連5.3.2存儲(chǔ)器芯片(xīnpiàn)與數(shù)據(jù)總線(xiàn)的連接第三十四頁(yè)，共40頁(yè)。ROM→將芯片的輸出允許線(xiàn)OE直接與8088的存儲(chǔ)器讀信號(hào)MEMR相連(xiānɡlián)RAM→將各芯片的輸出允許線(xiàn)OE（或RD）并聯(lián)后與CPU總線(xiàn)的MEMR相連(xiānɡlián);寫(xiě)允許線(xiàn)WE（或WR）并聯(lián)后與MEMW相連(xiānɡlián)5.3.3存儲(chǔ)器芯片與控制(kòngzhì)總線(xiàn)的連接第三十五頁(yè)，共40頁(yè)。例5.21K靜態(tài)(jìngtài)RAM的數(shù)據(jù)線(xiàn)和地址線(xiàn)的連接1K位存儲(chǔ)器芯片(xīnpiàn)，有1024×1位、256×4位和128×8位等不同結(jié)構(gòu).因此與8088的8