數(shù)字電路3章譯碼器課件

二、譯碼器二、譯碼器11、功能:(與編碼器相反)將二進制代碼轉換成不同的輸出狀態(tài)。2、舉例:(1)3-8線譯碼器A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0邏輯表達式1、功能:(與編碼器相反)將二進制代碼轉換成2、舉例:(1)2(2)74LS138譯碼器及其應用S1、S2、S3三個片選端S1=1,S2=S3=0時有效(2)74LS138譯碼器及其應用S1、S2、S3三個片選端3“1”邏輯表達式74LS138在計算機中的主要應用--------地址譯碼器A2、A1、A0就是三根地址線,只能訪問八個單元地址“1”邏輯表達式74LS138在計算機中的主要應用-----4如果能夠用四根地址線就可以訪問16個單元地址,但是需要4-16線譯碼器兩片的74LS138就可以組成一個4-16線譯碼器10101010有效選擇Y10=01010無效如果能夠用四根地址線就可以訪問16個單元地址,兩片的74LS500100010無效0010有效選擇Y2=00010006五片的74LS138就可以組成一個兩級5-32線譯碼器A4A3A2A1A0=01101選擇那一個?01有效選擇Y1=0有效無效無效無效101101最終選擇Y13=0五片的74LS138就可以組成一個兩級5-32線譯碼器A4A774LS138在其他方面的應用如:作為數(shù)據(jù)分配器數(shù)據(jù)輸入D單刀8擲選擇開關數(shù)據(jù)輸出D00174LS138在其他方面的應用如:作為數(shù)據(jù)分配器數(shù)據(jù)輸入D單8001=10(反碼)001=01(反碼)101=10(反碼)001=10(反碼)001=01(反9又如作為函數(shù)發(fā)生器-------用MSI設計組合電路邏輯表達式Y=Y7·Y6·Y5·Y3=m7·m6·m5·m3

=m7+m6+m5+m3

=A2A1A0+A2A1A0+A2A1A0+A2A1A0=ABC+ABC+ABC+ABC=AB+BC+CA又如作為函數(shù)發(fā)生器-------用MSI設計組合電路邏輯表達10請用74LS138與必要的與非門設計一個組合電路,實現(xiàn)Y=ABC+ABC+C的函數(shù)關系則邏輯圖表示為ABC“1”&Y請用74LS138與必要的與非門設計一個組合電路,則邏輯圖表11(3)顯示譯碼器①LED七段數(shù)碼顯示管(3)顯示譯碼器①LED七段數(shù)碼顯示管12②七段顯示譯碼器(配合共陰接法數(shù)碼管)abcdefgDP

七段顯示譯碼器A3A2A1A0②七段顯示譯碼器(配合共陰接法數(shù)碼管)abc13③七段顯示譯碼器(配合共陽接法數(shù)碼管)abcdefgDP

A3A2A1A0七段顯示譯碼器0000001100111100100100000110100110001001000100000000111100000000000100③七段顯示譯碼器(配合共陽接法數(shù)碼管)abc14④74LS48七段顯示譯碼器(配合共陰接法數(shù)碼管BS201)滅零輸入低電平有效滅燈輸入/滅零輸出低電平有效試燈輸入低電平有效④74LS48七段顯示譯碼器(配合共陰接法數(shù)碼管BS201)15滅燈、滅零、試燈信號都無效才能正常按照輸入的A3A2A1A0進行譯碼滅燈、滅零、試燈信號都無效才能正常按照輸入的A3A2A1A016三、數(shù)據(jù)選擇器三、數(shù)據(jù)選擇器171、工作原理四個數(shù)據(jù)輸入單刀4擲開關00數(shù)據(jù)輸出稱為:四選一數(shù)據(jù)選擇器四個數(shù)據(jù)輸入單刀4擲開關00數(shù)據(jù)輸出稱為:四選一數(shù)據(jù)182×四選一數(shù)據(jù)選擇器---------74LS153S1、S2為片選端(低電平有效)當S1=0時,Y1=D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)當S2=0時,Y2=D20(A1A0)+D21(A1A0)+D22(A1A0)+D23(A1A0)2×四選一數(shù)據(jù)選擇器---------74LS153S1、S192、擴展:用一片74LS153中的兩個4選一數(shù)據(jù)選擇器可以擴展成8選一數(shù)據(jù)選擇器例如:A2A1A0=011時,代入得Y=D3=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0Y=Y1+Y2=D0S2A1A0+D1S2A1A0+D2S2A1A0+D3S2A1A0+D4S1A1A0+D5S1A1A0+D6S1A1A0+D7S1A1A0=S2(D0A1A0+D1A1A0+D2A1A0+D3A1A0)+S1(D4A1A0+D5A1A0+D6A1A0+D7A1A0)A2=S1A2=S22、擴展:用一片74LS153中的兩個4選一數(shù)據(jù)選擇器例如:20A0A1A2CMOS八選一數(shù)據(jù)選擇器--------CC45121A0CMOS八選一數(shù)據(jù)選擇器--------CC4512121Y=D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1A0)四選一數(shù)據(jù)選擇器Y=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0八選一數(shù)據(jù)選擇器記住表達式:Y=D0(A1A0)+D1(A1A0)+D2(A1A0)223、數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器-------用MSI設計組合電路①分析圖中Y與A、B、C之間的函數(shù)關系因為S1=0,Y1=D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)Y==0(BC)+A(BC)+A(BC)+1(BC)=ABC+ABC+BC=AB+BC+CA經(jīng)過分析,這是用數(shù)據(jù)選擇器組成的三人表決器3、數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器-------用MSI設計組23②分析圖中Y與A、B、C之間的函數(shù)關系這是用八選一數(shù)據(jù)選擇器組成的電路=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0YD0D1D2D3D4D5D6D7CBAA2=0ABC+0ABC+0ABC+1ABC+0ABC+1ABC+1ABC+1ABC=ABC+ABC+ABC+ABC=AB+BC+CA經(jīng)過分析,這也是用數(shù)據(jù)選擇器組成的三人表決器②分析圖中Y與A、B、C之間的函數(shù)關系這是用八選一數(shù)據(jù)選擇器24③請用八選一數(shù)據(jù)選擇器CT74LS151實現(xiàn)四變量組合邏輯函數(shù)Y=BD+ABC+ABC+BCD先將函數(shù)Y化成標準與或式:Y=ABCDABCD+ABCD++ABCD+ABCDABCD+ABCD++ABCD+ABCDY=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0對照:令A2=A,A1=B,A0=C可以得到:D0=D,D1=D,D2=D,D3=D+D=1,D4=D,D5=D+D=1,D6=D,D7=0;最后在圖中連線SD.。1+VCCABC③請用八選一數(shù)據(jù)選擇器CT74LS151實現(xiàn)四變量組合邏輯函25四、加法器四、加法器26加法器:利用邏輯運算進行二進制的加法運算1、半加器------不帶進位位的一位二進制數(shù)的加法器實現(xiàn)Ai+Bi=Ci,Si被加數(shù)Ai加數(shù)BiSi和Ci進位可以用邏輯門實現(xiàn)算術中的加法運算從真值表可以得到:

Si=AiBiCi=Ai·Bi+半加器真值表加法器:利用邏輯運算進行二進制的加法運算1、半加器-----272、全加器--------帶進位位的一位二進制數(shù)的加法器全加器真值表實現(xiàn)A+B+Ci=Si,CO加數(shù)被加數(shù)低位進位和進位從真值表并化簡可以得到:2、全加器--------帶進位位的一位二進制數(shù)的加法器全加28變換成為與非式:內部電路變換成為與非式:內部電路294、串行進位的4位全加器的組成比如:0011+0110=10010011+011011001001被加數(shù)加數(shù)進位和0

0

1

10110110011010010缺點是速度比較慢,應采用超前進位才能提高速度4、串行進位的4位全加器的組成比如:0011+0110=10305、超前進位的4位加法器----74LS283①功能:A3A2A1A0

+B3B2B1B0CIC0S3S2S1S0②內部電路及進位原理(略)③擴展:A7A6A5A4B7B6B5B4A3A2A1A0B3B2B1B0COS7S6S5S4S3S2S2S1兩片74LS283串聯(lián)組成8位減法器?5、超前進位的4位加法器----74LS283①功能:31④應用舉例如:碼轉換器8421碼輸入余3碼輸出余3碼輸入8421碼輸出8421碼+3=余3碼余3碼－3=余3碼+3的補碼=余3碼+(3的反碼+1)④應用舉例如:碼轉換器8421碼輸入余3碼輸出余3碼輸入8432Y又如:4位二進制加法器進行二---十進制加法工作原理是:A、兩個二—十進制數(shù)相加與兩個二進制數(shù)相加方法相同.B、不同的是相加的結果要進行必要的調整.C、當和S≤1001時,S=S+0000;當和S＞1001時,S=S+0110;如:8(10)+4(10)=12(10)

1000(BCD)+0100(BCD)=1100＞1001(BCD)必須作調整1100+0110=1,0010=12(10)1000010011001100=101101,0010Y又如:4位二進制加法器進行二---十進制加法工作原理是:133數(shù)字電路3章譯碼器課件34五、數(shù)值比較器五、數(shù)值比較器35數(shù)值比較器——比較兩個二進制數(shù)的大小1、一位數(shù)值比較器ABYA＜BYA=BYA＞B一位數(shù)值比較器真值表將真值表轉化成函數(shù)式可得:轉換成為與非式:?數(shù)值比較器——比較兩個二進制數(shù)的大小1、一位數(shù)值比較器A36邏輯電路圖2、四位數(shù)值比較器CC14585A3A2A1A0與B3B2B1B0比較增加了三個輸入端IA<BIA=BIA>B邏輯電路圖2、四位數(shù)值比較器CC14585A3A2A1A0與37三個輸入端IA<BIA=BIA>B稱為擴展輸入端它們的使用方法是:利用擴展端可以把四位數(shù)值比較器擴展成為八位、十二位、十六位…①只比較兩個四位二進制數(shù)時,將擴展端IA<B接低電平,IA=B

IA>B接高電平。②當比較兩個四位以上八位以下的二進制數(shù)時,將底位片的擴展端IA<B接低電平,IA=B

IA>B接高電平。將底位片的輸出端YA<B和YA=B分別接高位片的擴展輸入端IA<B和IA=B,高位片的擴展輸入端IA>B接高電平。三個輸入端IA<BIA=BIA>B它們的使用方法是:利用38低位片高位片要解釋其中的道理必須了解內部電路結構,我們不要求大家去分析低位片高位片要解釋其中的道理必須了解內部電路結構,我們不要求39

二、譯碼器二、譯碼器401、功能:(與編碼器相反)將二進制代碼轉換成不同的輸出狀態(tài)。2、舉例:(1)3-8線譯碼器A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0邏輯表達式1、功能:(與編碼器相反)將二進制代碼轉換成2、舉例:(1)41(2)74LS138譯碼器及其應用S1、S2、S3三個片選端S1=1,S2=S3=0時有效(2)74LS138譯碼器及其應用S1、S2、S3三個片選端42“1”邏輯表達式74LS138在計算機中的主要應用--------地址譯碼器A2、A1、A0就是三根地址線,只能訪問八個單元地址“1”邏輯表達式74LS138在計算機中的主要應用-----43如果能夠用四根地址線就可以訪問16個單元地址,但是需要4-16線譯碼器兩片的74LS138就可以組成一個4-16線譯碼器10101010有效選擇Y10=01010無效如果能夠用四根地址線就可以訪問16個單元地址,兩片的74LS4400100010無效0010有效選擇Y2=000100045五片的74LS138就可以組成一個兩級5-32線譯碼器A4A3A2A1A0=01101選擇那一個?01有效選擇Y1=0有效無效無效無效101101最終選擇Y13=0五片的74LS138就可以組成一個兩級5-32線譯碼器A4A4674LS138在其他方面的應用如:作為數(shù)據(jù)分配器數(shù)據(jù)輸入D單刀8擲選擇開關數(shù)據(jù)輸出D00174LS138在其他方面的應用如:作為數(shù)據(jù)分配器數(shù)據(jù)輸入D單47001=10(反碼)001=01(反碼)101=10(反碼)001=10(反碼)001=01(反48又如作為函數(shù)發(fā)生器-------用MSI設計組合電路邏輯表達式Y=Y7·Y6·Y5·Y3=m7·m6·m5·m3

=m7+m6+m5+m3

=A2A1A0+A2A1A0+A2A1A0+A2A1A0=ABC+ABC+ABC+ABC=AB+BC+CA又如作為函數(shù)發(fā)生器-------用MSI設計組合電路邏輯表達49請用74LS138與必要的與非門設計一個組合電路,實現(xiàn)Y=ABC+ABC+C的函數(shù)關系則邏輯圖表示為ABC“1”&Y請用74LS138與必要的與非門設計一個組合電路,則邏輯圖表50(3)顯示譯碼器①LED七段數(shù)碼顯示管(3)顯示譯碼器①LED七段數(shù)碼顯示管51②七段顯示譯碼器(配合共陰接法數(shù)碼管)abcdefgDP

七段顯示譯碼器A3A2A1A0②七段顯示譯碼器(配合共陰接法數(shù)碼管)abc52③七段顯示譯碼器(配合共陽接法數(shù)碼管)abcdefgDP

A3A2A1A0七段顯示譯碼器0000001100111100100100000110100110001001000100000000111100000000000100③七段顯示譯碼器(配合共陽接法數(shù)碼管)abc53④74LS48七段顯示譯碼器(配合共陰接法數(shù)碼管BS201)滅零輸入低電平有效滅燈輸入/滅零輸出低電平有效試燈輸入低電平有效④74LS48七段顯示譯碼器(配合共陰接法數(shù)碼管BS201)54滅燈、滅零、試燈信號都無效才能正常按照輸入的A3A2A1A0進行譯碼滅燈、滅零、試燈信號都無效才能正常按照輸入的A3A2A1A055三、數(shù)據(jù)選擇器三、數(shù)據(jù)選擇器561、工作原理四個數(shù)據(jù)輸入單刀4擲開關00數(shù)據(jù)輸出稱為:四選一數(shù)據(jù)選擇器四個數(shù)據(jù)輸入單刀4擲開關00數(shù)據(jù)輸出稱為:四選一數(shù)據(jù)572×四選一數(shù)據(jù)選擇器---------74LS153S1、S2為片選端(低電平有效)當S1=0時,Y1=D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)當S2=0時,Y2=D20(A1A0)+D21(A1A0)+D22(A1A0)+D23(A1A0)2×四選一數(shù)據(jù)選擇器---------74LS153S1、S582、擴展:用一片74LS153中的兩個4選一數(shù)據(jù)選擇器可以擴展成8選一數(shù)據(jù)選擇器例如:A2A1A0=011時,代入得Y=D3=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0Y=Y1+Y2=D0S2A1A0+D1S2A1A0+D2S2A1A0+D3S2A1A0+D4S1A1A0+D5S1A1A0+D6S1A1A0+D7S1A1A0=S2(D0A1A0+D1A1A0+D2A1A0+D3A1A0)+S1(D4A1A0+D5A1A0+D6A1A0+D7A1A0)A2=S1A2=S22、擴展:用一片74LS153中的兩個4選一數(shù)據(jù)選擇器例如:59A0A1A2CMOS八選一數(shù)據(jù)選擇器--------CC45121A0CMOS八選一數(shù)據(jù)選擇器--------CC4512160Y=D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1A0)四選一數(shù)據(jù)選擇器Y=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0八選一數(shù)據(jù)選擇器記住表達式:Y=D0(A1A0)+D1(A1A0)+D2(A1A0)613、數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器-------用MSI設計組合電路①分析圖中Y與A、B、C之間的函數(shù)關系因為S1=0,Y1=D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)Y==0(BC)+A(BC)+A(BC)+1(BC)=ABC+ABC+BC=AB+BC+CA經(jīng)過分析,這是用數(shù)據(jù)選擇器組成的三人表決器3、數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器-------用MSI設計組62②分析圖中Y與A、B、C之間的函數(shù)關系這是用八選一數(shù)據(jù)選擇器組成的電路=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0YD0D1D2D3D4D5D6D7CBAA2=0ABC+0ABC+0ABC+1ABC+0ABC+1ABC+1ABC+1ABC=ABC+ABC+ABC+ABC=AB+BC+CA經(jīng)過分析,這也是用數(shù)據(jù)選擇器組成的三人表決器②分析圖中Y與A、B、C之間的函數(shù)關系這是用八選一數(shù)據(jù)選擇器63③請用八選一數(shù)據(jù)選擇器CT74LS151實現(xiàn)四變量組合邏輯函數(shù)Y=BD+ABC+ABC+BCD先將函數(shù)Y化成標準與或式:Y=ABCDABCD+ABCD++ABCD+ABCDABCD+ABCD++ABCD+ABCDY=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0+D4A2A1A0+D5A2A1A0+D6A2A1A0+D7A2A1A0對照:令A2=A,A1=B,A0=C可以得到:D0=D,D1=D,D2=D,D3=D+D=1,D4=D,D5=D+D=1,D6=D,D7=0;最后在圖中連線SD.。1+VCCABC③請用八選一數(shù)據(jù)選擇器CT74LS151實現(xiàn)四變量組合邏輯函64四、加法器四、加法器65加法器:利用邏輯運算進行二進制的加法運算1、半加器------不帶進位位的一位二進制數(shù)的加法器實現(xiàn)Ai+Bi=Ci,Si被加數(shù)Ai加數(shù)BiSi和Ci進位可以用邏輯門實現(xiàn)算術中的加法運算從真值表可以得到:

Si=AiBiCi=Ai·Bi+半加器真值表加法器:利用邏輯運算進行二進制的加法運算1、半加器-----662、全加器--------帶進位位的一位二進制數(shù)的加法器全加器真值表實現(xiàn)A+B+Ci=Si,CO加數(shù)被加數(shù)低位進位和進位從真值表并化簡可以得到:2、全加器--------帶進位位的一位二進制數(shù)的加法器全加67變換成為與非式:內部電路變換成為與非式:內部電路684、串行進位的4位全加器的組成比如:0011+0110=10010011+011011001001被加數(shù)加數(shù)進位和0

0

1

10110110011010010缺點是速度比較慢,應采用超前進位才能提高速度4、串行進位的4位全加器的組成比如:0011+0110=10695、超前進位的4位加法器----74LS283①功能:A3A2A1A0

+B3B2B1B0CIC0S3S2S1S0②內部電路及進位原理(略)③擴展:A7A6A5A4B7B6B5B4A3A2A1