上拉和下拉電阻,TTL和CMOS

關于電路的那些常識性概念本文引用地址：/article/201603/287955.htm作者：時間：2016-03-08來源：電子產品世界一.TTLTTL集成電路的主要型式為晶體管-晶體管邏輯門(transistor-transistor

logic

gate)，TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平UolUoh≥2.4V,Uol≤0.4V2.輸入高電平和輸入低電平Uih≥2.0V，Uil≤0.8V二.CMOSCMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。CMOS電路的優(yōu)點是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平Uoh和輸出低電平UolUoh≈VCC，Uol≈GND2.輸入高電平Uoh和輸入低電平UolUih≥0.7VCC,Uil≤0.2VCC

(VCC為電源電壓，GND為地)從上面可以看出:在同樣5V電源電壓情況下，COMS電路可以直接驅動TTL，因為CMOS的輸出高電平大于2.0V,輸出低電平小于0.8V;而TTL電路則不能直接驅動CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅動COMS電路時需要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過上面的方法進行判斷。如果電路中出現(xiàn)3.3V的COMS電路去驅動5V

CMOS電路的情況，如3.3V單片機去驅動74HC,這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成74HCT(74系列的輸入輸出在下面有介紹)的芯片，因為3.3V

CMOS

可以直接驅動5V的TTL電路;或者加電壓轉換芯片;還有就是把單片機的I/O口設為開漏，然后加上拉電阻到5V，這種情況下得根據實際情況調整電阻的大小，以保證信號的上升沿時間。三.74系列簡介74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們平時用得最多的應該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區(qū)別如下：輸入電平

輸出電平74LS

TTL電平

TTL電平74HC

COMS電平

COMS電平74HCT

TTL電平

COMS電平————————————————————————————TTL和CMOS電平1、TTL電平(什么是TTL電平)：輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。2、CMOS電平：1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。3、電平轉換電路：因為TTL和COMS的高低電平的值不一樣(ttl

5v<==>cmos

3.3v)，所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什么高深的東西。4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。5、TTL和COMS電路比較：1)TTL電路是電流控制器件，而CMOS電路是電壓控制器件。2)TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正?，F(xiàn)象。3)COMS電路的鎖定效應：COMS電路由于輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀芯片。防御措施：

1)在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。2)芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。3)在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。4)當系統(tǒng)由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS路得電

源，再開啟輸入信號和負載的電源;關閉時，先關閉輸入信號和負載的電源，再關閉COMS電路的電源。6、COMS電路的使用注意事項1)COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。2)輸入端接低內阻的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內。3)當接長信號傳輸線時，在COMS電路端接匹配電阻。4)當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。5)COMS的輸入電流超過1mA，就有可能燒壞COMS。7、TTL門電路中輸入端負載特性(輸入端帶電阻特殊情況的處理)：1)懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。2)在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐

時，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個一定要注意。COMS門電路就不用考慮這些了。8、TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢?那是因為當三極管截止的時候，它的基極電流約等于0，但是并不是真正的為0，經過三極管的集電極的電流也就不是真正的

0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出;OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅動器、電平轉換器以及滿足吸收大負載電流的需要。9、什么叫做圖騰柱，它與開漏電路有什么區(qū)別?TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為TTL就是一個三級關，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA————————————————————————CMOS

器件不用的輸入端必須連到高電平或低電平,

這是因為

CMOS

是高輸入阻抗器件,

理想狀態(tài)是沒有輸入電流的.

如果不用的輸入引腳懸空,

很容易感應到干擾信號,

影響芯片的邏輯運行,

甚至靜電積累永久性的擊穿這個輸入端,

造成芯片失效.另外,

只有

4000

系列的

CMOS

器件可以工作在15伏電源下,

74HC,

74HCT

等都只能工作在

5伏電源下,

現(xiàn)在已經有工作在

3伏和

2.5伏電源下的

CMOS

邏輯電路芯片了.CMOS電平和TTL電平:CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列當5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對于TTL芯片，供電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在

0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與

TTL電路就有一個電平轉換的問題，使兩者電平域值能匹配。有關邏輯電平的一些概念

：要了解邏輯電平的內容，首先要知道以下幾個概念的含義：1：輸入高電平(Vih)：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高于Vih時，則認為輸入電平為高電平。2：輸入低電平(Vil)：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于Vil時，則認為輸入電平為低電平。3：輸出高電平(Voh)：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。4：輸出低電平(Vol)：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。5：

閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸

出，則必須要求輸入高電平>

Vih，輸入低電平對于一般的邏輯電平，以上參數(shù)的關系如下：Voh

>

Vih

>

Vt

>

Vil

>

Vol6：Ioh：邏輯門輸出為高電平時的負載電流(為拉電流)。7：Iol：邏輯門輸出為低電平時的負載電流(為灌電流)。8：Iih：邏輯門輸入為高電平時的電流(為灌電流)。9：Iil：邏輯門輸入為低電平時的電流(為拉電流)。門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路(OC)、漏極開路(OD)、發(fā)射極開路(OE)，使用時應審查是否接上拉電阻(OC、OD門)或下拉電阻(OE門)，以及電阻阻值是否合適。對于集電極開路(OC)門，其上拉電阻阻值RL應滿足下面條件：(1)：RL

<

(VCC-Voh)/(n*Ioh+m*Iih)(2)：RL

>

(VCC-Vol)/(Iol+m*Iil)其中n：線與的開路門數(shù);m：被驅動的輸入端數(shù)。10：常用的邏輯電平·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等?！て渲蠺TL和CMOS的邏輯電平按典型電壓可分為四類：5V系列(5V

TTL和5V

CMOS)、3.3V系列，2.5V系列和1.8V系列?！?V

TTL和5V

CMOS邏輯電平是通用的邏輯電平?！?.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平?！さ碗妷旱倪壿嬰娖竭€有2.5V和1.8V兩種?！CL/PECL和LVDS是差分輸入輸出?！S-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出?！狾C門又稱集電極開路(漏極開路)與非門門電路，OpenCollector(Open

Drain)。為什么引入OC門?實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上，將這些與非門上的數(shù)據(狀態(tài)電平)用同一條導線輸送出去。因此，需要一種新的與非門電路--OC門來實現(xiàn)“線與邏輯”。OC門主要用于3個方面：1、實現(xiàn)與或非邏輯，用做電平轉換，用做驅動器。由于OC門電路的輸出管的集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應當足夠大;從確保足夠的驅動電流考慮應當足夠小。2、線與邏輯，即兩個輸出端(包括兩個以上)直接互連就可以實現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘嶋H應用中需要多個門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流(灌電流)，而燒壞器件。在硬件上，可用OC門或三態(tài)門(ST門)來實現(xiàn)。

用OC門實現(xiàn)線與，應同時在輸出端口應加一個上拉電阻。3、三態(tài)門(ST門)主要用在應用于多個門輸出共享數(shù)據總線，為避免多個門輸出同時占用數(shù)據總線，這些門的使能信號(EN)中只允許有一個為有效電平(如高電平)，由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉(負載)電阻，所以開關速度比OC門快，常用三態(tài)門作為輸出緩沖器?！裁词荗C、OD?集電極開路門(集電極開路

OC

或漏極開路

OD)Open-Drain是漏極開路輸出的意思，相當于集電極開路(Open-Collector)輸出，即TTL中的集電極開路(OC)輸出。一般用于線或、線與，也有的用于電流驅動。Open-Drain是對MOS管而言，Open-Collector是對雙極型管而言，在用法上沒啥區(qū)別。開漏形式的電路有以下幾個特點：a.

利用外部電路的驅動能力，減少IC內部的驅動。

或驅動比芯片電源電壓高的負載.b.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延是芯片內的晶體管，是有源驅動，速度較快;上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。c.

可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。d.

開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉換和線與。由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現(xiàn)的。(而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。)OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大;反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

帶你理解上拉電阻與下拉電阻本文引用地址：/article/201603/288077.htm作者：時間：2016-03-10來源：網絡上拉電阻與下拉電阻用在什么場合?答：用在數(shù)字電路中，存在高低電平的場合。上拉電阻與下拉電阻怎么接線?上拉電阻：電阻一端接VCC，一端接邏輯電平接入引腳(如單片機引腳)下拉電阻：電阻一端接GND，一端接邏輯電平接入引腳(如單片機引腳)

如上圖，R13和R14，一端接到了3.3V,一端通過J17連接到單片機引腳，這兩個電阻就是上拉電阻。

如上圖，R18的一端連接到了GND,一端連接到了單片機的引腳(只不過是串了一個電阻后連接到了單片機引腳)。所以這個就是下拉電阻。上拉電阻和下拉電阻有什么用?提高驅動能力：例如，用單片機輸出高電平，但由于后續(xù)電路的影響，輸出的高電平不高，就是達不到VCC，影響電路工作。所以要接上拉電阻。下拉電阻情況相反，讓單片機引腳輸出低電平，結果由于后續(xù)電路影響輸出的低電平達不到GND，所以接個下拉電阻。在單片機引腳電平不定的時候，讓后面有一個穩(wěn)定的電平：例如上面接下拉電阻的情況下，在單片機剛上電的時候，電平是不定的，還有就是如果你連接的單片機在上電以后，單片機引腳是輸入引腳而不是輸出引腳，那這時候的單片機電平也是不定的，R18的作用就是如果前面的單片機引腳電平不定的話，強制讓電平保持在低電平。再這么解釋一下吧，如果IE_DATA那個地方，不連接任何引腳，那么由于R18的下拉作用，IE_DATA就是低電平，所以三極管就不會導通。

什么是上拉和下拉電阻、作用及選型/article/65362.htm作者：時間：2007-09-03來源：上拉電阻是指：將某電位點采用電阻與電源VDD相連的電阻。比如，LM339比較器的輸出端在輸出高電平時，輸出端是懸空的（集電極輸出），采用上拉電阻可以將電源電壓通過該電阻向負載輸出電流，而輸出端低電平時，輸出端對地短接。下拉電阻就是在某電位點用電阻與地相連的電阻。如果某電位點有下拉和上拉電阻就組成了分壓電路，此時，電阻又叫分壓電阻。作用1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，以提高輸出的高電平值。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠?。浑娮栊?，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

數(shù)字電路中上拉電阻和下拉電阻作用和選用選擇本文引用地址：/article/282174.htm作者：時間：2015-11-02來源：網絡文章內容為數(shù)字電路中上拉電阻和下拉電阻作用和選用選擇，希望對大家有幫助。上拉電阻：1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大;電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小;電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：1.驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。2.下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。3.高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。4.頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。下拉電阻的設定的原則和上拉電阻是一樣的。OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值)。選上拉電阻時：500uAx8.4K=4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA200uAx15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了)在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。1.電阻作用：接電組就是為了防止輸入端懸空減弱外部電流對芯片產生的干擾保護cmos內的保護二極管,一般電流不大于10mA，上拉和下拉、限流1.改變電平的電位，常用在TTL-CMOS匹配2.在引腳懸空時有確定的狀態(tài)3.增加高電平輸出時的驅動能力。4、為OC門提供電流那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀態(tài).防止直通!2、定義：上拉就是將不確定的信號通過一個電阻嵌位在高電平!電阻同時起限流作用!下拉同理!上拉是對器件注入電流，下拉是輸出電流弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分對于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。3、為什么要使用拉電阻：一般作單鍵觸發(fā)使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設計要求而定!一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如：當一個接有上拉電阻的端口設為輸如狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入。上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是你同學說的灌電流電阻在選用時，選用經過計算后與標準值最相近的一個!P0為什么要上拉電阻原因有：1.P0口片內無上拉電阻2.P0為I/O口工作狀態(tài)時，上方FET被關斷，從而輸出腳浮空，因此P0用于輸出線時為開漏輸出。3.由于片內無上拉電阻，上方FET又被關斷，P0輸