大學(xué)計算機組成原理-第6章、中央控制器

1

第六章、中央控制器

outlineCPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器2CPU的組成和功能CPU的組成CPU的功能CPU中的主要寄存器操作控制器時序產(chǎn)生器3CPU的組成運算器算術(shù)運算/邏輯運算控制器從內(nèi)存取出一條指令,并指出下條指令的地址對指令進行譯碼,產(chǎn)生相應(yīng)的控制信號產(chǎn)生執(zhí)行部件的運行所需要的控制信號指揮并控制CPU,內(nèi)存和I/O設(shè)備之間的數(shù)據(jù)傳送4CPU的功能取出指令并執(zhí)行指令的部件------CPU數(shù)據(jù)加工----ALU.算術(shù)/邏輯運算；指令控制：指令執(zhí)行的順序控制;操作控制:

產(chǎn)生各種操作信號;時間控制:

控制操作信號的發(fā)生時間;5CPU中的主要寄存器PC(ProgramCounter)----程序計數(shù)器AR(AddressRegister)---地址寄存器DR(DataRegister)----數(shù)據(jù)緩沖寄存器IR(InstructionRegister)-----指令寄存器AC(AccumulateCount)---累加寄存器PSW(ProgramStatusWord)程序狀態(tài)字6控制器基本組成PC(ProgramCounter)----程序計數(shù)器IR(InstructionRegister)-----指令寄存器ID(InstructionDecoder)---指令譯碼器OC(OperateController)---操作控制器TG(TimerGenerator)---時序發(fā)生器7指令譯碼器對指令進行分段（操作碼、地址碼）譯碼，指出指令的操作方式、尋址方式為操作控制器提供輸入信號8操作控制器根據(jù)指令操作碼和時序信號,產(chǎn)生各種控制信號,以便建立正確的數(shù)據(jù)通路,從而完成取指令和執(zhí)行指令的控制。硬布線控制器(時序邏輯型)(硬件實現(xiàn))微程序控制器(存儲程序型)(軟件實現(xiàn))數(shù)據(jù)通路------多寄存器間傳送信息的通路。9時序產(chǎn)生器產(chǎn)生各種時序信號(電位,脈沖)；對各種操作實施時間上的控制。10ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YCLAADD30STA40NOPJMP21…000004…0000062021222324304011CLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,BXPSWAX=2BX=4CXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YAX=612CLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,[30]PSWAX=2BX=4CXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YAX=6DR=413CLAADD30STA40NOPJMP21…000006…00000420212223243040ALU指令譯碼器000000程序計數(shù)器PCAR地址寄存器ARDR緩沖寄存器DRAC累加器ACIR指令寄存器IR操作控制器OC時序產(chǎn)生器TG執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUSCPU基本結(jié)構(gòu)PSWPSWCPU14主機基本組成15本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器16指令周期（★★★）指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期17指令周期基本概念時鐘周期：T,節(jié)拍脈沖CPU周期：機器周期，從內(nèi)存讀出一條指令的最短時間指令周期：從內(nèi)存取一條指令并執(zhí)行該指令所用的時間。由若干個CPU周期組成。一個CPU周期又包含若干個時鐘周期（節(jié)拍脈沖）

T周期T1T2T3T4T1T2T3T4機器周期（取指令）指令周期機器周期（執(zhí)行指令）18指令周期基本概念（★★★）

取指令周期取操作數(shù)周期（可無）執(zhí)行周期取指令PC+1執(zhí)行指令開始19CLA指令周期（累加器清0）取指令PC+1指令譯碼執(zhí)行指令取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始20DRCLAADD30STA40NOPJMP21…000006…00000420212223243040ALUAC000020ARCLAIR指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000020CLA000000000CLA指令000021+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+121執(zhí)行過程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IR0→AC22ADD指令周期取指令PC+1指令譯碼取操作數(shù)取下條指令PC+1取指令階段1個CPU周期1個CPU周期開始送操作數(shù)地址執(zhí)行指令階段1個CPU周期執(zhí)行加法操作23CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000020ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000021ADD30000000000ADD指令000022+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+124CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000021ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000030ADD30000000000ADD指令000022+1000006IR→AR→ABUS→RAM→DBUS→DR→ALUALU→AC00625ADD執(zhí)行過程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→AR→ABUS→RAM→DBUS→DR→ALUALU→AC26STA40指令周期取指令PC+1指令譯碼送操作數(shù)取下條指令PC+1取指令階段1個CPU周期1個CPU周期開始送操作數(shù)地址執(zhí)行指令階段1個CPU周期執(zhí)行寫存操作27CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000030ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000040STA40STA指令000023+1000004000006000006000006IR→AR→ABUSAC→DRDR→DBUS→RAM28執(zhí)行過程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→AR→ABUSAC→DRDR→DBUS→RAM29NOP指令周期取指令PC+1指令譯碼空操作等待一個周期取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始30JMP21指令周期取指令PC+1指令譯碼送轉(zhuǎn)移地址取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始31CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000025000024JMP21CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000021JMP21JMP21指令000021+1000006000006000022IR→PCNextcommand32執(zhí)行過程中的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→PCNextcommand33方框圖表示0→ACIR(A)→ARIR(A)→ARIR(A)→PCAR→RAMAC→DRDR→DBUSCLAADDSTAJMPNOP取指令執(zhí)行指令下一條指令譯碼公操作PC→AR→RAM→DBUS→DR→IRPC+1AR→RAMDBUS→DRDR→ALUALU→AC34公操作一條指令執(zhí)行完后，CPU所進行的一些操作。對外設(shè)請求的處理（中斷，通道）若無外設(shè)請求的處理，CPU則轉(zhuǎn)而取下條指令。由于取指令是每條指令都有的，所以，取指令也是公操作。35一段程序LADR0，（80）ADDR0，（81）JO75STA（R1），R0HALT36取指控制信號PC→ARPC→BUSLDAR37READMEMAR→ABUSRDLDDR取指控制信號38DR→BUSLDIRDR→IR取指控制信號39執(zhí)行指令過程ADDR0，（81）40執(zhí)行指令過程ADDR0，（81）41LADR0，（80）42JO7543STA（R1），R04445控制方式-如何給出指令處理所需的時間

同步控制方式

指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都是固定不變的。異步控制方式：

每條指令或操作控制信號需要多少時間就占用多少時間。聯(lián)合控制方式46本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器47指令周期基本概念時鐘周期：T,節(jié)拍脈沖CPU周期：機器周期，從內(nèi)存讀出一條指令的最短時間指令周期：從內(nèi)存取出一條指令并執(zhí)行該指令所用的時間。由若干個CPU周期組成。一個CPU周期又包含若干個時鐘周期（節(jié)拍脈沖）

T周期T1T2T3T4T1T2T3T4機器周期（取指令）指令周期機器周期（執(zhí)行指令）48電位-脈沖制時序信號最基本的體制是電位-脈沖制。當(dāng)實現(xiàn)寄存器之間的數(shù)據(jù)傳送時，數(shù)據(jù)必須以電位形式加在觸發(fā)器的數(shù)據(jù)輸入端，而數(shù)據(jù)輸入的控制信號可選用脈沖。數(shù)據(jù)必須先送到觸發(fā)器的數(shù)據(jù)輸入端，并且表示數(shù)據(jù)的電位一定要保持在控制脈沖的作用下被觸發(fā)器記憶為止，這段時間較長，所以數(shù)據(jù)需要用電位表示。而輸入脈沖的時間寬度只需要保證數(shù)據(jù)從觸發(fā)器的輸入端穩(wěn)定在輸出端的時間。49節(jié)拍脈沖時序產(chǎn)生器節(jié)拍脈沖時鐘脈沖50時序產(chǎn)生器

啟?？刂七壿?/p>

啟動

節(jié)拍脈沖和讀/寫時序產(chǎn)生邏輯

脈沖發(fā)生器

時鐘源

停機

RD￠

WE￠

T1

T2

T3

T4

RD

WE

RD0

WE0

T1

0

T2

0

T3

0

T4

0

51環(huán)形脈沖發(fā)生器與讀寫時序&

脈沖時鐘源

RD￠

T4

0

T1

0

RD0

T2

0

T3

0

WE0

WE￠

R

＋5VSCLR&

&

&

&

&

Q

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

ff

Q

D

Q

C2

f52電路說明4個觸發(fā)器輸入輸出串聯(lián)構(gòu)成循環(huán)移位電路D觸發(fā)器R/S端分別為Reset和SetC1C2C3時鐘信號為上跳沿C4時鐘信號為下跳沿53脈沖時鐘源

R

＋5VSCLRQ

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

f

f

Q

D

Q

C2

0001上跳沿1111下跳沿1110上跳沿0110上跳沿0010上跳沿0000下跳沿0001CLR上跳沿C3C2C1C4ФffC4只有在下降延變化，C1-3只有在上升沿變化C4為0時與門2通，3不通；否則，相反3.2通時，C1-3狀態(tài)遷移5455啟停控制邏輯

T1

Q

D

Cr

Q

R

啟動

停機

CLR

&

T4&

T4

0

T1

0

RD

&

RD0

T3&

T3

0

WE

&

WE0

T2

&

T2

0

T4

0

&

&

56LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指執(zhí)行CPU周期時序圖狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖57LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指CPU周期狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖LDARRDMLDDRLDIRPC+158LDARRDMLDDRLDIRPC+1ΦT2T3T4CPU周期取指T1CPU周期狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖LDARLDAR’=lDAR*T1RD’=RD*T259LDARRDMLDDRLDIRPC+1ΦCPU周期取指CPU周期狀態(tài)周期電位節(jié)拍脈沖LDARRDMLDDRLDIRPC+1LDAR’RD’LDDR’LDIR’60outlineCPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器61硬布線控制器基本原理Hardwiredcontrol將控制器看成產(chǎn)生固定時序控制信號的邏輯電路輸入信號：指令系統(tǒng)，時序信號，反饋信號輸出信號：計算機所需要的所有的控制信號設(shè)計目標：用最少的元件，取得最高速度。理論基礎(chǔ)：布爾代數(shù)。組成器件：門電路，觸發(fā)器62硬布線控制器(組合邏輯控制器)組合邏輯線路指令譯碼器節(jié)拍電位/脈沖發(fā)生器微操作控制信號指令寄存器IR結(jié)果反饋信息M1MiT1TkI1ImC1CnB1Bj啟動/停止時鐘/復(fù)位630→ACIR→ARIR→ARIR→PCPC→ARRDDBUS→DRDR→ALUALU→ACRDAC→DRDR→DBUSCLAADDLDAJMPNOP取指令公操作啟動M1M2M3LDART1RDT2LDDRT3LDIRT4PC→AR→RAM→DBUS→DR→IRPC+164硬布線控制器基本原理微操作控制信號的函數(shù)表達式：

C=?(Im·Mi·Tk·Bj)

例：讀主存信號C3------

(RD)

取指令在M1被激活或LDAADDANDM3

C3=M1+M3（LDA+ADD+AND）

C3=T2M1+T1M3（LDA+ADD+AND）65硬布線控制器基本原理微操作控制信號的函數(shù)表達式：

66設(shè)計過程列出所有機器指令的流程圖；找出產(chǎn)生同一微操作控制信號的條件；寫出各微操作控制信號的布爾表達式；化簡各表達式；利用電路門陣列實現(xiàn)。67硬布線控制器特點組成的網(wǎng)絡(luò)復(fù)雜；無規(guī)則；設(shè)計和調(diào)試困難；不可改變指令系統(tǒng)和指令功能適用于VLSI速度快68本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器69微命令和微操作

控制部件與執(zhí)行部件二者通過控制線，反饋線聯(lián)系微命令控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令微操作執(zhí)行部件接受微命令后進行的操作。70微命令與微操作…打開或者關(guān)閉控制門的控制信號為微命令微命令是控制信號最小，最基本的單位微命令帶來的執(zhí)行部件的動作稱為微操作互斥性微命令相容性微命令71微程序控制概念microprogrammingcontrol一條指令的處理包含許多微操作序列這些操作可以歸結(jié)為信息傳遞、運算將這些操作所需要的控制信號以多條微指令表示執(zhí)行一條微指令就給出一組微操作控制信號執(zhí)行一條指令也就是執(zhí)行一段由多條微指令組成的微程序72微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE￠

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD￠

LDAR

LDDR

P1

控制字段

順序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

73微程序控制概念將指令系統(tǒng)功能實現(xiàn)所需的控制信號以微指令為單位存儲。微指令中的每一位對應(yīng)一根控制信號線每條指令對應(yīng)一段微程序微程序由若干條微指令構(gòu)成機器執(zhí)行指令時逐條取出微指令執(zhí)行，使得相應(yīng)部件執(zhí)行規(guī)定的操作，執(zhí)行完微程序，也就給出了該指令所需要的全部控制信號，從而完成一條指令的執(zhí)行。74微指令與微程序75ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YCLAADD30STA40NOPJMP21…000004…0000062021222324304076ALU簡單運算器數(shù)據(jù)通路圖Cy操作數(shù)X操作數(shù)Y左路開關(guān)選擇R1R2R3DR123468579-M+77微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→YALUCy操作數(shù)X操作數(shù)YR1R2R3DR123468975-M+78微命令10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+1ALUCy操作數(shù)X操作數(shù)YR1R2R3DR123468579-M+79所有的微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→Y10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+180微指令格式.1234567891011121314151617181920212223操作控制順序控制LDR1LDR2LDR3R1→XR1→YR2→XR2→YDR→XR3→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址81微指令格式…操作控制字段操作控制字段直接給出多種微操作的控制信號順序控制字段用于控制微程序的執(zhí)行順序包括判斷邏輯字段和直接地址字段直接地址字段存放下一條微指令的地址判斷邏輯非零，則按約定好的規(guī)則，根據(jù)狀態(tài)修正直接地址字段，從而得到下一條微指令的地址82微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE￠

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD￠

LDAR

LDDR

P1

控制字段

順序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

83控制字段測試字段下址字段

微指令周期取微指令周期取指令周期？控制存儲器與主存速度差異？84微程序控制器組成原理框圖控制存儲器地址譯碼微地址寄存器OP地址轉(zhuǎn)移邏輯P字段控制字段微命令信號微命令寄存器指令寄存器IR狀態(tài)條件AR

IR

85取指令微程序取指令取指令的微指令(簡稱取指微指令)地址送μAR，并自動啟動控制存儲器進行讀操作，將讀出的微指令送IR，執(zhí)行微指令,讀取指令到IR86執(zhí)行指令微程序執(zhí)行指令：根據(jù)IR中指令的功能，產(chǎn)生該指令微程序入口地址，微程序入口地址送入AR，讀CS，讀出的微指令送IR、(下址字段送AR)，控制字段的微命令控制完成一組微操作同時由微地址產(chǎn)生邏輯或微指令下址字段形成下條微指令地址，按取微指令，執(zhí)行微指令過程重復(fù)執(zhí)行完微程序?qū)崿F(xiàn)指令的功能87執(zhí)行指令微程序…采用微程序控制的計算機的工作過程是執(zhí)行微指令序列的過程。微指令控制了取指令操作，多條微指令實現(xiàn)了指令的功能。而微指令中的微命令使執(zhí)行部件完成微操作，計算機的工作過程是執(zhí)行程序的過程，微觀看，是執(zhí)行指令的過程，再微觀一點看，是執(zhí)行部件進行微操作的過程88微程序存放示意圖下址字段地址……1000XXXX0111XXXX0110XXXX0101XXXX0100XXXX0011XXXX0010XXXX0001XXXX0000操作控制字段…HALT64STA(R1)，R063JO7562ADDR0，(81)61LADR0，(80)60控制存儲器CS取指微指令加法微程序取數(shù)微程序存數(shù)微程序轉(zhuǎn)移微程序0000000001100000000000110010主存儲89PC→AR→RAM→DBUS→DR→IRPC+1P1R1+R2→R2R2+R3→R2R2-R3→R2P2Cy=1Cy=0例90第一條微指令PC→AR→ABUS→DBUS→DR→IRPC+1LDARRDLDDRLDIRPC+1000000000000111111234567891011121314151617101819000020212223RDLDDRLDIRLDARPC+1P1直接地址91第二條微指令R1→XR2→YX+YX+Y→R2R1→XR2→Y+LDR2010100100100000001234567891011121314151617001819100120212223LDR2R1→X+直接地址R2→Y92010001001100000001234567891011121314151617011819000020212223LDR2R2→XR3→Y+P2直接地址R2→XR3→YX+YX+Y→R2R2→XR3→Y+LDR2第三條微指令93010001001001000001234567891011121314151617001819000020212223LDR2R2→XR3→Y-P1P2直接地址R2→XR3→YX-YX-Y→R2R2→XR3→Y-LDR2第四條微指令94機器指令與微指令的關(guān)系機器指令對應(yīng)一個微程序，這個微程序由若干微指令組成，一個微指令又包含多個微操作機器指令與內(nèi)存儲器有關(guān)，微指令與控制存儲器有關(guān)每一個CPU周期對應(yīng)一條微指令95微指令設(shè)計有利于縮短微指令字長度有利于減少控制存儲器容量有利于提高微程序執(zhí)行速度有利于對微指令進行修改有利于提高微程序設(shè)計的靈活性96微命令編碼直接表示法編碼表示法混合表示法97直接表示方法微指令中每一位代表一個微命令簡單直觀，便于輸出控制，字長太長，控制存儲器容量大.1234567891011121314151617181920212223操作控制順序控制LDR1LDR2LDR3R1→XR3→YR2→XR2→YDR→XR1→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址98編碼表示方法字段直接譯碼法字長短，控制存儲器容量小，增加了譯碼電路.1234567