DSP外圍設備接口精

會計學1DSP外圍設備接口精主要內容

DSP與ADC、DAC的接口

DSP與外部存儲器的接口

DSP與串口通信的接口

DSP與PCI總線的接口

小結第1頁/共61頁DSP與ADC、DAC的接口

集成的模數(A/D)和數模(D/A)轉換器(CODEC)

獨立ADC或DAC

可編程ADC和DAC

固定ADC或DAC

串行ADC和DAC

并行ADC或DACADC/DAC的分類第2頁/共61頁ADC/DAC主要性能指標

采樣頻率

采樣精度

接口類型

自帶采樣保持與否

通道數目

電源數量和特性

封裝尺寸

第3頁/共61頁

TLC320AD50C結構

第4頁/共61頁

TLC320AD50C操作

主、從工作方式

主通信和輔助通信模式

當M/S為高電平時，工作在主設備方式，此時FS和SCLK為輸出信號。當M/S為低電平時，工作在從設備方式，數據傳輸由輸入FS的和SCLK同步在與DSP的McBSP連接時，一般將TLC320AD50C配置為主方式，而McBSP為從方式

主通信用于正常的ADC或DAC的數據傳輸，輔助通信用于控制寄存器的讀寫

輔助通信模式可由硬件和軟件兩種方式觸發(fā)

兩種數據格式16位數據格式和15+1數據格式第5頁/共61頁

TLC320AD50C時序

第6頁/共61頁

TLC320AD50C內部控制寄存器

控制寄存器1（默認值00000000b，地址00001b）

比特位

描述

7D7=1：軟件復位6D6=1：軟件下電5D5=1：AUXP和AUXM為輸入，D5=0：INP和INM作為輸入4D4=1：監(jiān)控AUXP和AUXM，D4=0：監(jiān)控INP和INM3-2D3D2=11b：監(jiān)控放大器增益=-18dBD3D2=10b：監(jiān)控放大器增益=-8dBD3D2=01b：監(jiān)控放大器增益=0dBD3D2=00b：監(jiān)控放大器關閉1D1=1：數字環(huán)路使能，D1=0：數字環(huán)路禁止0D0=1：16比特DAC數據格式，D0=0：15+1比特DAC數據格式第7頁/共61頁

控制寄存器2（默認值00000000b，地址00010b）

比特位

描述

7FLAG管腳輸出值6D6=1：電話模式使能，D6=0：電話模式禁止5抽取FIR濾波器溢出標志4D4=1：16比特ADC數據格式，D4=0：15+1比特ADC數據格式3D3=1：模擬環(huán)路使能，D3=0：模擬環(huán)路禁止2-0保留

控制寄存器3（默認值00000000b，地址00011b）

比特位

描述

7-6從設備個數5-0FSD延遲于FS的SCLK個數，最小為18第8頁/共61頁

控制寄存器4（默認值00000000b，地址00100b）

比特位

描述

7D7=1：旁通內部PLL，D7=0：使能內部PLL6-4采樣頻率選擇（N）：fs=MCLK/(128N)或MCLK/(512N)，001b:N=1，010b:N=2，000b:N=83-2D3D2=11b：模擬輸入增益關閉D3D2=10b：模擬輸入增益=12dBD3D2=01b：模擬輸入增益=6dBD3D2=00b：模擬輸入增益=0dB1-0D1D0=11b：模擬輸出增益關閉D1D0=10b：模擬輸出增益=12dBD1D0=01b：模擬輸出增益=6dBD1D0=00b：模擬輸出增益=0dB第9頁/共61頁

輔助通信模式下DIN和DOUT數據格式第10頁/共61頁TLC320AD50C與DSP的連接第11頁/共61頁TLC320AD50C的初始化例程；***************************begin***************************** .mmregs .include"AD50C_cnst.h54" ；includetheconstantsusedbytheaic；************************macrodefinition***********************McBSP0_ENABLE .macro aux_reg stm #SPSA0,aux_reg st #0,*aux_reg+ orm #0x0001,*aux_reg- st #1,*aux_reg+ orm #0x0001,*aux_reg- .endm；resetRRST/XRSTtodisableMcBSPMcBSP0_DISABLE .macro aux_reg stm #SPSA0,aux_reg st #0,*aux_reg+ andm #0xfffe,*aux_reg- st #1,*aux_reg+ andm #0xfffe,*aux_reg- .endm

第12頁/共61頁；************************memoryallocation************************ .bss serial_int_flag,1；************************interruptvectorstable********************** .sect"vectors"int_reset: b Main;Mainprogram nop nop .space 76*16int_brint0: ；McBSP0reveiveinterrupt bd BRINT0_ISR pshm ST0 pshm ST1 .space 44*16 .text；************************InterruptServiceRoutine*******************BRINT0_ISR: ；setserial_int_flagifanyinterruptoccurs st #1,*(serial_int_flag) popm ST1 popm ST0 rete第13頁/共61頁；*****************************************************************；**Function: AddaInit；**Description: AD_DAinitializationforTLC320AD50C；*****************************************************************AddaInit: stm #0x0010,IMR st #0,*(serial_int_flag) ；cleartheinterruptflag McBSP0_ENABLEAR3 ；enableMcBSP rsbx INTM ；enablinginterruptsWait_1st_int: ld *(serial_int_flag),A nop nop bc Wait_1st_int,AEQ ；ifnointerrupt,wait st #0,*(serial_int_flag) ；cleartheinterruptflag；******************************************************************； DataFormatinSecondaryCommunication；D15D14D13|D12D11D10D9D8|D7D6D5D4D3D2D1D0；||register|register；R/W|address|data；******************************************************************第14頁/共61頁；setNo_OP_REG ld #(REG0_ADDR|REG0_SECONDARY_COMM),B call ADDA_Register_Setting；setcontrolregister1 ld #(REG1_ADDR|REG1_MAG_0DB|REG1_DAC_15P1MODE),B call ADDA_Register_Setting；setcontrolregister2 ld #(REG2_ADDR|REG2_PHONE_DISABLE|REG2_AL_DISABLE),B call ADDA_Register_Setting；setcontrolregister4，MCLK=8.192MHz,Fs=8kHz ld #(REG4_ADDR|REG4_AIG_12DB|REG4_AOG_0DB|REG4_N_8| REG4_DPLL_ENABLE),B call ADDA_Register_Setting；setcontrolregister3 ld #REG3_ADDR,B call ADDA_Register_Setting

st #0,*(serial_int_flag) ；clearflag ssbx INTM ；disableintrrupts ret第15頁/共61頁；*********************************************************************；**Function: ADDA_Register_Setting；**Description: AD_DAregistersetting；*********************************************************************ADDA_Register_Setting: stm#1b,DXR10 ；requestingsecondarycommunicationsWaitLoop0: ；waitingfor1stintcoming ld *(serial_int_flag),A nop nop bc WaitLoop0,AEQ st #0,*(serial_int_flag) ；clearint_flag stlm B,DXR10 ；writeoutregistervalueWaitLoop1: ；waitingfor2ndintcoming ld *(serial_int_flag),A nop nop bc WaitLoop1,AEQ st #0,*(serial_int_flag) ；clearint_flag ret

第16頁/共61頁PCM3002原理框圖第17頁/共61頁PCM3002在5416DSK中的連接框圖第18頁/共61頁PCM3002串口通信DEMO程序PCM3002初始化程序DSP初始化程序預定義參考實驗：…\chap5\51_codec\codec_asm第19頁/共61頁CS5331A結構框圖（18bitstereoADC）

第20頁/共61頁CS5331A數據輸出時序

兼容I2S模式：SDATA：串行數據輸出SCLK: 位時鐘信號LRCK：左右聲道數據幀切換MCLK：系統同步時鐘（數字濾波及采樣）第21頁/共61頁CS5331A與DSP的連接第22頁/共61頁McBSP與DMA的結合

例：考慮CS5331A與TMS320VC5402的McBSP0連接時的情況。假設每次需要處理的數據為100個，要求數據存放于起始地址分別為DATA_BUFFER_ADDR0和DATA_BUFFER_ADDR1的乒乓緩沖中，每個緩沖區(qū)長度為10022個字。另要求利用DMA的將接收的左、右聲道數據分開放置，即一個乒乓緩沖中的數據應是先100個左聲道數據然后100個右聲道數據。第23頁/共61頁McBSP的參數設置：RJUST=10b，RINTM=10b，FSRM=CLKRM=0，FSRP=1，CLKRP=1，RFRLEN1=0000000b，RWDLEN1=101b，RPHASE=1，RFRLEN2=0000000b，RWDLEN2=101b，RDATDLY=01b

DMA的參數設置：DMCTR2=1，DSYN=0001,DBLW=1,FrameCount=99，AUTOINIT=1,DINM=1,IMOD=0,CTMOD=0，SIND=000,DMS=01,DIND=101,DMD=01，DMIDX0=200，DMFRI0=-198第24頁/共61頁；***********SampleroutineforMcBSPinitialization******************；McBSPglobaladdressMCBSP0_SPSA_ADDR .set 0x38MCBSP0_SPSD_ADDR .set 0x39 .global MCBSP0Init

.textMCBSP0Init: ；……saveenvironmentandothers stm #MCBSP0_CNST,AR2 stm #MCBSP0_SPSA_ADDR,AR3 stm #(15-1),BRC

rptb MCBSP0_loop-1 ld *AR2+,A stl A,*AR3+ ld *AR2+,A stl A,*AR3-MCBSP0_loop:

；……restoreenvironmentandother ret第25頁/共61頁；*******************TheconstantsofMcBSP0************************ .sect “McBSP0Init_table”MCBSP0_CNST: .word 0 ；subaddress==SPCR10 .word 0x4020 ；valueofSPCR10

；DLB=0,RJUST=10,CLKSTP=00,DXENA=0,

；ABIS=0,RINTM=10,RSYNCERR=0,RRST=0 .word 1 ；subaddress==SPCR20 .word 0 ；valueofSPCR20 .word 2 ；subaddress==RCR10 .word 0x00a0 ；valueofRCR10

；RFRLEN1=0000000,RWDLEN1=101 .word 3 ；subaddress==RCR20 .word 0x80a1 ；valueofRCR20

；RPHASE=1,RWDLEN2=101,RDATDLY=01

；..…. .word 14 ；subaddress==PCR0 .word 3 ；valueofPCR0

；XIOEN=0,RIOEN=0,FSXM=0,FSRM=0,CLKXM=0

；CLKRM=0,FSXP=0,FSRP=1,CLKXP=0,CLKRP=1第26頁/共61頁；***********SampleroutineforDMAinitialization******************；Ping-pongbufferaddressDATA_BUFFER_ADDR0 .set 0x3000DATA_BUFFER_ADDR1 .set 0x3200

.global DMAInit .textDMAInit:

；……saveenvironmentandothers

；setDMA-2highpriority,DMA-2&DMA-3INT,disableallDMA stm #0x8440,DMPREC

stm #DMA_CNST,AR3 stm #0,DMSA stm #40-1,BRC rptb DMA_loop-1 ld *AR3+,A stlm A,DMSDIDMA_loop:

；……restoreenvironmentandothers Ret第27頁/共61頁；*******************TheconstantsofDMA************************ .sect "DMAIniT_table"DMA_CNST:

；……DMA0andDMA1neverused

；DMA2usedforMcBSP0receive .word MCBSP0_DRR20_ADDR ；DMSRC2 .word DATA_BUFFER_ADDR0 ；DMDST2 .word 1 ；DMCTR2 .word 0x1863 ；DMSFC2

；DSYN=0001,DBLW=1,FrameCount=99 .word 0xc055 ；DMMCR2

；AUTOINIT=1,DINM=1,IMOD=0,CTMOD=0

；SIND=000,DMS=01,DIND=101,DMD=01

；……DMA3,DMA4,andDMA5neverused,andnoextendingaddressing .word 200,0 ；DMIDX0,DMIDX1 .word -198,0 ；DMFRI0,DMFRI1 .word MCBSP0_DRR20_ADDR ；DMGSA .word DATA_BUFFER_ADDR1 ；DMGDA .word 1,99 ；DMGCR,DMGFR

第28頁/共61頁

DSP與外部存儲器的接口DSP與EEPROM的接口

并行接口

串行接口

第29頁/共61頁

24LC32A芯片功能框圖

第30頁/共61頁

I2C總線協議A:總線空閑C:結束數據傳輸B:開始數據傳輸D:數據有效第31頁/共61頁

24LC32A寫方式

字節(jié)寫

頁寫第32頁/共61頁

24LC32A讀方式

當前地址讀

第33頁/共61頁

24LC32A讀方式(續(xù))

隨機讀

第34頁/共61頁

24LC32A讀方式(續(xù))

序列讀第35頁/共61頁

DSP與FlashROM的接口FLASH與DSP的連接第36頁/共61頁

DSP與SRAM的接口RAM種類

靜態(tài)RAM（SRAM）

動態(tài)RAM（DRAM）

同步觸發(fā)SRAM（SBSRAM）第37頁/共61頁

GS71116讀時序第38頁/共61頁

GS71116寫時序第39頁/共61頁

GS71116與TMS320C54x的連接

第40頁/共61頁

DSP與FIFO的接口FIFO存儲器種類

異步FIFO

觸發(fā)式FIFO

標準同步FIFOFWFT同步FIFO第41頁/共61頁

觸發(fā)式FIFOSN74ALVC7804

功能框圖第42頁/共61頁

觸發(fā)式FIFOSN74ALVC7804(續(xù))

讀寫時序第43頁/共61頁

觸發(fā)式FIFOSN74ALVC7804(續(xù))

SN74ALVC7804與TMS320VC5402的連接第44頁/共61頁FWFT同步FIFOSN74ALVC7803

功能框圖第45頁/共61頁FWFT同步FIFOSN74ALVC7803(續(xù))

寫時序第46頁/共61頁FWFT同步FIFOSN74ALVC7803(續(xù))

讀時序第47頁/共61頁FWFT同步FIFOSN74ALVC7803(續(xù))

SN74ALVC7803與TMS320VC5402的連接第48頁/共61頁

DSP與串口通信的接口DSP與計算機通信的外部接口

串行口通信RS232RS485USBI